一、非单一SiO_2埋层的SOI新结构研究（论文文献综述）
辛艳辉[1]（2014）在《新型SOI MOSFET器件结构研究与电特性分析》文中进行了进一步梳理随着半导体工艺技术的不断进步,金属氧化物半导体场效应晶体管MOSFET（metal-oxide-semiconductor field-effect transistor）的特征尺寸也在不断的减小,传统器件所采用的材料和器件结构将会接近或达到它们的极限。短沟道效应（SCE）、DIBL效应等对MOSFET阈值电压的影响越来越严重。传统的MOSFET器件结构在未来的发展受到了器件尺寸缩小的严重限制,要克服这障碍,需要从采用新材料,引入新器件结构两个不同的方面着手。基于SOI技术、应变硅技术、沟道掺杂工程等提出了新的器件结构,对新器件结构建立了物理模型,进行了分析和讨论。主要的研究工作和成果如下:1.本文在SOI MOSFET结构的基础上,引入应变硅沟道和Halo掺杂工程,提出了单Halo全耗尽应变Si SOI MOSFET结构。沟道电势采用抛物线近似,有效地求解了泊松方程,建立了表面势和表面场强模型,以及阈值电压模型。在建立模型的基础上,对新型器件结构的关键参数进行了讨论和分析。讨论了应变对沟道表面势、表面电场、阈值电压的影响。结果表明,在沟道中间段,Ge组分越大其表面势越大,靠近源漏端,Ge组分越大其表面势越小。在Ge组分相同时,Halo器件比非Halo器件的阈值电压大;在沟道长度特定的情况下,应变沟道的应变量越大其阈值电压越小。考虑了在不同漏源电压下,表面势随栅长L的变化,由于Halo掺杂的存在,Halo区下的电势分布几乎不受漏电压的影响。同时,将Halo结构器件和非Halo结构器件对漏致势垒降低的影响进行了对比分析,表明Halo结构器件能更好地抑制漏致势垒降低效应。2.提出了堆叠栅介质对称双栅单Halo应变Si金属氧化物半导体场效应管MOSFET新器件结构。采用分区的抛物线电势近似法和通用边界条件求解二维泊松方程,在全耗尽的条件下,建立了二维的表面势和阈值电压模型。其应变硅沟道有两个掺杂区域,和常规双栅器件（均匀掺杂沟道）比较,沟道表面势呈阶梯电势分布,能进一步提高载流子迁移率;探讨了漏源电压对短沟道效应的影响;分析得到阈值电压随缓冲层Ge组分的提高而降低;若堆叠栅介质的高k介质层的介电常数变大,源端应变硅沟道掺杂浓度升高,阈值电压都将会随之增大,并解释了其物理机理;分析结果表明:该新结构器件能够更好地抑制短沟道效应,减小阈值电压漂移,为纳米领域MOSFET器件设计提供了指导。3.提出了对称三材料双栅应变硅金属氧化物半导体场效应晶体管MOSFET器件结构,为该器件结构建立了全耗尽条件下的表面势模型、表面场强和阈值电压解析模型,并分析了应变对表面势、表面场强和阈值电压的影响,讨论了三栅长度比率对阈值电压和漏致势垒降低效应的影响,对该结构器件与单材料双栅结构器件的性能进行了对比研究。结果表明,该结构能进一步提高载流子的输运速率,更好的抑制漏致势垒降低效应。适当优化三材料栅的栅长比率,可以增强器件对短沟道效应和漏致势垒降低效应的抑制能力。因此,提出的对称三材料双栅应变硅金属氧化物半导体场效应晶体管器件结构有很好的应用前景。4.将应变工程、沟道掺杂工程和异质栅结构相结合,提出了非对称Halo异质栅应变Si SOI MOSFET新型器件结构。在沟道源端一侧引入高掺杂Halo结构,栅极由不同功函数的两种材料组成。考虑新器件结构特点和应变的影响,修正了平带电压和内建电势。通过边界条件,求解二维泊松方程,建立了全耗尽条件下表面势和阈值电压模型。模型详细分析了应变对表面势、表面场强、阈值电压的影响。由于Halo结构和功函数差的影响,沟道表面电势产生两个电势阶梯分布,表面电场产生两个电场峰值,使载流子的输运速度大为提高。适当增加第三个区域的长度,台阶电势和电场峰值均随之向源端移动,可使载流子更早地加速。而且,阈值电压随沟道长度的减小没有明显降落,说明能较好的抑制短沟道效应。将新器件结构和常规器件比较,证明新器件能够更好的抑制SCE和DIBL效应,进一步提高载流子的传输效率。该新型器件对器件的理论研究有一定的意义。总之,基于全耗尽SOI MOSFET器件结构,提出了几种新型SOI MOSFET器件结构,准确地建立了其物理模型,深入地进行了理论分析,得到了一些有意义的研究结果,为纳米CMOS器件的发展提供了有益的指导。
张蓓[2]（2013）在《硼与轻气体离子联合注入单晶硅引起的损伤及其机理研究》文中提出智能剥离技术是生产SOI器件的主流技术，自第一次被M.Bruel报道以来，此技术就引起人们不断关注。智能剥离技术主要基于气体离子注入和硅片键合，它所需要的高剂量和热处理温度限制了它的商业化发展。研究表明，气体离子联合注入单晶硅可有效降低剥离所需剂量和热处理温度。本论文采用H离子单独注入或B和H离子顺次注入单晶硅材料，借助于多种表征手段，详细研究了注入样品的表面损伤形貌和内部微观缺陷以及它们随退火温度的演变规律，并对B、H离子顺次注入的促进剥离机制进行了探讨。此外，论文还采用He、B、H三种离子顺次注入单晶硅材料，考察了注入样品的表面损伤形貌和内部缺陷的热演变过程。具体研究内容及结果如下：（1）室温下将130keV、5×1014cm-2的B离子和55keV、1×1016cm-2的H离子单独或顺次注入到单晶硅中，采用光学显微镜（OM）、正电子湮没技术（PAS）和透射电子显微镜（TEM）研究了离子注入所引起的微观缺陷的产生及其热演变。TEM观测结果显示，B和H离子顺次注入可有效减少（111）取向的H板层缺陷，并促进（100）取向的H板层缺陷的择优生长。PAS观测结果显示，在顺次注入的样品中，B离子平均射程处保留了大量的空位型缺陷。以上结果表明，B离子本身及B离子注入所产生的空位型缺陷对板层缺陷的生长起到了促进作用。（2）借助于光学显微镜（OM）、原子力显微镜（AFM）和正电子湮没技术（PAS），对He、B、H离子顺次注入的单晶硅样品进行了表面损伤及物理机制的尝试性研究。三种离子的能量分别为60keV、130keV和40keV，剂量分别为1×1016cm-2、5×1014cm-2和2×1016cm-2。OM结果显示，退火温度在400oC以下，He的增压作用不明显，当退火温度达到400oC时，相对于B和H离子顺次注入的样品，He、B、H三种离子顺次注入的样品表面发泡和剥离坑的数量迅速增加。AFM观测结果显示，经450oC退火，两种样品的剥离坑深度基本一致，说明大量的He离子扩散到B、H离子处。PAS结果更加详细地提供了He离子注入单晶硅之后经各温度退火空位型缺陷的热演变规律。以上结果表明，He、B、H离子顺次注入可有效促进单晶硅表面发泡和剥离。
张捷[3]（2012）在《应变硅纳米MOS器件研究》文中进行了进一步梳理随着MOS器件进入纳米时代，等比例缩小带来的诸多物理、工艺方面的限制极大地影响着MOS器件的性能。具有高载流子迁移率且与传统硅工艺兼容的应变硅技术，已成为MOS集成电路延续摩尔定律的重要技术之一。本文深入研究分析了应变硅的晶格结构、能带结构和载流子迁移率等基本物理特性，同时介绍了纳米N/PMOS器件应力类型、双轴应变和单轴应变技术及主要的应力引入方法，为后续研究工作奠定理论与技术基础。基于纳米MOS器件存在的各种问题，本文重点研究了器件的源漏结构和其沟道结构。源漏采用SDE结构抑制热载流子效应，沟道采用Halo结构和逆向掺杂结构避免穿通效应。本文以65nmNMOS应变硅器件为例，研究了器件结构优化。分析了SiN膜的厚度、施加在SiN膜的本征应力以及多晶硅栅的厚度对引入沟道的应力影响。然后不但对影响应力大小和应力分布的参数做出了优化；而且为了减小短沟道效应的各种影响，对于纳米器件提出的各种结构进行了仿真。最终得到了65nmNMOS应变硅器件的优化结构参数。
钟泽[4]（2010）在《ZnO和AlN薄膜的MOCVD生长及其性质研究》文中指出ZnO是一种II-VI族宽禁带半导体化合物,在室温下拥有3.3eV的禁带宽度和60meV的激子束缚能,这使其在光电器件领域的应用前景十分看好。ZnO在某些方面具有比GaN更优越的性能,如:更高的禁带宽度和激子束缚能有利于提高器件的发光强度、组分丰度高、原料成本低等,这些因素使得ZnO在光电领域的应用,已成为GaN有力的竞争对手。ZnO成为现阶段光电材料研究领域的新热点。在今后的发展中,ZnO基光电器件很可能将取代或部分取代GaN光电器件。但目前ZnO基光电器件的研究缺遇到了瓶颈,在ZnO的生长中杂质和缺陷的控制始终未能取得突破。因此需要对ZnO晶体的生长以及杂质和缺陷等对于材料的性质的影响进行深入的研究。AlN材料因具有表面声学波传播速率高、禁带宽度宽、绝缘和导热性能好、性质稳定等优点,在表面声学波、短波长发光、SOI器件以及陶瓷材料等领域有着广泛的应用,也受到了广泛的关注本文围绕上述观点,使用MOCVD方法对ZnO薄膜的生长以及本征缺陷对于薄膜的发光性能的影响进行了一系列的研究。主要工作有:采用水汽作氧源,二乙基锌作锌源,研究了外延条件对ZnO薄膜生长的影响。发现更高的DEZn流量有利于增强ZnO薄膜的紫外发光强度,但会使薄膜的生长呈双择优取向模式。在此前提下,保持较高的锌氧源摩尔比,优化了其它生长条件,成功制备了具有单一c轴择优取向且能产生较强紫外发光的ZnO薄膜。在此基础上对ZnO薄膜的性质展开了进一步研究。分析了锌氧源流量比、基片温度、热处理条件对于ZnO薄膜性质的影响。得出的主要结论为:ZnO中的紫外发光主要来自于自由激子和Zni施主的复合发射,两者浓度的提高都有利于增强ZnO的紫外发光。采用RF裂解载气N2产生等离子体N源,在MOCVD设备上生长了a轴择优取向的AlN薄膜。改变载气流量、生长温度、裂解功率生长了多个系列样品。对样品的分析结果表明,各种生长条件的变化对于制得的薄膜特性有不同的影响。在以上的工作基础上,进行了ZnO/AlN/Si结构的生长和特性研究。本文共分6章:第一章,主要介绍了ZnO、AlN材料的基本性质,应用前景和研究现状。对主要的薄膜制备和表征手段进行了概述。提出了本文的工作要点。第二章,研究了采用不同进气模式下生长的ZnO薄膜的结晶和发光性质。分析了锌源浓度的提高对ZnO薄膜的生长和发光的影响。第三章,研究了生长条件对薄膜性质的影响并对生长条件进行了一系列优化,最终在高锌源浓度气氛中制备了具有较强的紫外发光强度和单一c轴择优取向的ZnO薄膜。第四章,通过改变锌氧源流量比、生长温度、热处理温度,进一步研究了ZnO薄膜本征缺陷与其发光性质尤其是紫外发光性质的联系。结果证明了:ZnO的紫外发光是自由激子与Zni缺陷共同作用的结果。第五章,利用RF辅助MOCVD方法制备了a轴择优取向的AlN薄膜,对样品分析结果表明:更高的基片温度有利于AlN薄膜的生长;而在一定范围内提高载气流量和RF裂解功率能够提高薄膜的质量,但过高的载气流量和裂解功率均对薄膜的生长产生不良影响。尝试了ZnO/AlN/Si异质结构的生长和特性研究。第六章,总结与展望。
唐俊雄[5]（2008）在《SOI器件及铁电存储器特性研究》文中进行了进一步梳理随着微电子技术的飞速发展,半导体器件的特征尺寸变得越来越小,导致了各种寄生效应如短沟道效应、闩锁效应、寄生电容效应等。为了满足集成电路发展的需要,必然要对半导体器件进行改进,出现了各种各样新型的半导体器件。其中突出表现为新材料和新结构两大类半导体器件。新材料半导体器件如化合物半导体器件、相变器件、铁电器件等。新结构器件最突出的代表为绝缘层上硅器件（SOI）。本论文主要针对SOI器件和铁电器件相关特性展开了研究。SOI器件具有高速、低功耗、抗辐照、耐高温等优良特性,在军事、航空航天等众多领域有着广泛的应用前景,被誉为“二十一世纪硅技术”。但是关于SOI器件很多内在物理机制仍然没有合理的解释,严重制约着它的发展。鉴于此,本文通过理论建模与计算机仿真相结合,对SOI器件的高温特性、翘曲效应、浮体效应、瞬态特性等进行了详细的研究。铁电存储器（FeRAM）具有非挥发性、低功耗、高读写次数、高存取速度、高密度存储、抗辐射、与集成电路（IC）工艺基本兼容等突出优点,而被公认为下一代最具潜力的存储器之一,在计算机、航空航天和国防等领域具有广阔的应用前景。作为FeRAM中的一种,由铁电场效应晶体管（FeFET）作为存储单元的铁电存储器除了具有FeRAM的优点以外,还具有结构简单、非破坏性读出、遵循集成电路比例缩小原则的优点,是一种理想的存储器,代表着未来通用存储器的发展方向。本文主要对金属-铁电-绝缘层-半导体（MFIS）铁电存储器进行理论上建模研究,并制备了V5+掺杂的Bi3.4Yb0.6Ti3O12（BYT）和Bi3.7Dy0.3Ti3O12（BDT）的铁电薄膜,实验表明通过钒离子掺杂可以明显改善BDT和BYT薄膜的铁电性,如提高剩余极化,降低漏电流,增强抗疲劳性能等。所得到BDTV和BYTV铁电薄膜可以作为铁电存储器的备选材料。最后本文结合SOI器件和铁电存储器,提出了新的结构MFI-SOI结构存储器,希望能发挥两者的优点,具有一定的参考价值。本文第一章主要介绍了半导体器件发展现状,应用前景等。并介绍了SOI器件的优缺点及应用前景,铁电存储器的制备及其新的结构。第二章主要从计算机仿真的角度,介绍了半导体器件模拟软件发展、物理机制、数学理论基础。本文第三章主要对SOI器件的高温特性、阈值电压及翘曲效应进行了研究。利用SILVACO软件对SOI器件的高温特性进行了模拟,得到了不同参数下SOI器件的高温特性;建立了表面势及阈值电压的温度模型,得到了不同温度下短沟道效应;建立了电流翘曲效应的温度模型,并通过与SILVACO软件模拟结果进行比较,模型与模拟结果之间能很好地吻合;另外利用SILVACO软件模拟了不同参数下SOI器件瞬态特性的变化。第四章主要针对SOI器件中存在的浮体效应,提出了通过对沟道进行非对称掺杂的方式来改善器件性能的方法。利用软件的模拟发现,该结构SOI器件能抑制浮体效应,改善电流翘曲效应和器件的击穿特性。同时还模拟了该结构下器件转移特性曲线、阈值电压、输出特性曲线等瞬态特性。第五章主要对铁电存储器的特性进行了理论建模,研究了MFIS结构铁电存储器的温度特性。发现器件的工作温度对铁电层的剩余极化有明显的影响;其次,研究了衬底掺杂浓度对该结构存储器的影响,得到了不同掺杂浓度下的电容-电压（C-V）特性和电流-电压（I-V）特性。第六章研究了钒离子掺杂对BDT和BYT铁电薄膜的影响,通过溶胶-凝胶法（Sol-Gel）在Pt（111）/Ti/SiO2/Si（100）基底上沉积出BDTV和BYTV铁电薄膜,实验表明钒离子B位掺杂有利于提高剩余极化,降低漏电流,增强薄膜的抗疲劳性。这说明BDTV和BYTV薄膜有望成为比较有潜力的铁电材料之一。最后,本文提出将SOI器件与铁电存储器两者结合起来,提出了MFI-SOI结构的存储器结构,随着SOI技术的发展和铁电薄膜技术的改进,该结构的存储器能有效地利用两者的优点,对存储器的发展和应用具有一定的参考作用。
黄媛媛[6]（2007）在《应变SiGe沟道SOI CMOS的特性研究》文中研究指明集成电路进入深亚微米以后,传统的体硅CMOS寄生效应和迁移率不匹配问题亟待解决,针对体硅中器件尺寸缩小引起的寄生效应,可以采取SOI（Silicon on Insulator）结构,针对硅基CMOS电路中迁移率不匹配的缺点,可以采取Si/SiGe应变层异质结结构,本论文把SOI结构和Si/SiGe异质结技术结合起来,以SOI结构为衬底,制作成具有应变SiGe沟道的SOI MOSFET,从模型建立、单管和CMOS特性分析等几个方面对器件特性进行了研究。建立了0.15μm全耗尽应变SiGe沟道SOI CMOS的器件结构模型,利用三维器件模拟软件ISE TCAD对器件单管直流特性、CMOS瞬态特性及传输特性进行了分析。为确保模拟的准确性,对应变SiGe、应变Si的主要物理模型进行了修正,模拟时采用了更为精确的流体力学能量输运模型。模拟结果表明,与普通SOI CMOS结构相比,SiGe沟道SOI CMOS的驱动能力和电路速度明显提高,其中,PMOS的提高幅度尤为显着。对SiGe SOI PMOS的温度特性进行了分析,结果表明,温度升高,其驱动电流严重退化,阈值电压大幅下降,泄漏电流剧增。对影响其温度特性的自加热效应进行了分析,发现SiGe SOI PMOS具有比普通SOI结构更严重的自加热效应,且自加热效应随着温度的升高逐渐减小。对三种可以缓解自加热效应的新型埋层结构进行比较,结果表明,DSOI结构不适于低压全耗尽型SOI器件,Si3N4 DSOI结构对自加热的改善幅度较小,相比之下,Si3N4埋层结构效果最好。随着温度的升高,Si3N4埋层结构相对于SiGe SOI结构的优势减小。另外,由于SiGe SOI结构对NMOS性能提高幅度较小,因此对高电子迁移率的SGOI结构进行研究,结果表明,与SiGe SOI CMOS相比,其优点是对NMOS性能提高的幅度较大,缺点是制备工艺复杂,成本较高。本文对深亚微米全耗尽型SiGe SOI CMOS进行了模拟分析,得到的结论对SiGe SOI MOS器件的设计和研制工作具有一定的参考价值。
詹达[7]（2007）在《新型硅基薄膜材料转移技术的研究》文中研究指明传统的体硅芯片的特征尺寸缩小到了几十个纳米级，已受到传统体硅工艺制程以及硅材料本身电学性质的限制，以体硅为基础的半导体技术的发展将面临严峻的挑战。而新的硅基半导体薄膜技术，包括绝缘层上的硅、绝缘层上的锗、锗硅、应变硅等，有独特的优势，能突破体硅材料与硅集成电路限制。本论文正是基于上述背景，在973计划、国家自然科学基金的支持下，主要研究了硅基新薄膜材料技术，包括以下几个方面内容：（1）结合等离子表面活化技术与Smart-cut技术完成了SOI的低温制备以及表征；（2）对高速半导体材料GOI（绝缘层上锗）进行了制备及表征；（3）利用键合和薄膜转移技术以及共晶键合技术制备出了硅衬底上的单晶LiTaO3。论文获得的主要结果如下：（1）通过N+等离子体对Si片以及SiO2片表面活化，进行直接键合，研究了键合强度与退火温度的关系，结果表明退火温度在100℃升到300℃的过程中，键合强度得到明显加强，而退火温度在300℃升到600℃的过程中，键合强度随退火温度略有增加，但不明显。键合强度在300℃退火1小时后就能达到甚至超过常规Si／SiO2键合工艺在1100℃的键合强度。得到的顶层Si／埋氧层／衬底Si结构明显，经过500℃退火1小时后，顶层硅缺陷密度降低到2×104／cm2。（2）采用Smart-cut技术成功制备出了GOI结构。研究了氢离子注入后锗表面的剥离情况，发现与Si相比有明显不同，H+注入后形成的微气泡层并没有导致Ge表面形成类似砂眼的凹坑，而是整个表层薄膜受H+聚集膨胀压力导致全部脱落。利用特殊的Ge的清洗工艺，完成了注H+的Ge片与热生长SiO2片的键合，并通过热处理完成SiO2上的Ge薄膜转移，成功制备锗和二氧化硅埋层界面陡直的GOI结构。经过高纯N2气氛下400℃长时间退火后，可以使GOI中顶层Ge的晶体质量得到明显提高，缺陷密度降低。（3）首次报道了采用键合技术和Smart-cut技术制备出硅衬底上的高质量单晶LiTaO3薄膜，这对于硅基光电集成有重要的意义。研究了氢注入条件对LiTaO3剥离的影响，研究结果表明当氢离子能量较低时可以实现LiTaO3的剥离。在此基础上，成功地采用Smart-cut方法实现了LiTaO3薄膜／Si衬底的结构，通过XTEM和XRD对其进行表征，结果表明该方法得到的硅基LiTaO3薄膜的单晶质量好，LiTaO3与Si的界面非常陡直。另外，还用共晶键合法制备出了LiTaO3／Metal／Si结构，该结构键合界面介质致密。
高勇,张新,刘梦新,安涛,王彩琳,邢昆山[8]（2006）在《基于等效电容法对SOI器件自加热效应研究》文中提出针对目前常规SOI器件高温特性存在的问题,提出了采用等效电容法分析器件自加热效应的新观点,对抑制自加热效应原理进行了新的解析,根据埋层材料的介电常数不同,按等效电容法进行埋层厚度折算。在此基础上,提出了SOI器件的埋层新结构,并从介电常数的角度较好地验证了提出观点的正确性。最后得到,高介电常数等效埋层厚度的减小利于热泄散,高热导率的埋层材料提高了导热能力,在双重因素作用下有效抑制了自加热效应。
刘梦新[9]（2006）在《薄膜全耗尽SOI CMOS电路高温特性模拟和结构优化》文中研究表明SOI CMOS电路因具有低结电容、二级效应小以及无热激发闩锁效应等优点,现已广泛的应用于高速低功耗IC设计领域。但由于SOI结构中的隐埋氧化层热传导率较差,使得器件有源区内产生的功耗很难传递出去。因此自加热效应对SOI电路特性的影响变得明显起来。本文针对SOI CMOS电路在高温领域的应用,从模型建立、高温特性分析、工艺和结构参数优化等几个方面进行了研究。基于0.18μm全耗尽SOI CMOS工艺,建立了符合深亚微米级要求的器件结构模型。结合三维器件模拟软件ISE TCAD,对模拟时所需物理模型进行了修正。模拟中引入了更为精确的Hydrodynamic模型和热力学模型,为正确估计温度对有效迁移率和碰撞电离产生率的影响还加入了量子模型,并记入了能带变窄和DIBL效应对电路特性的影响。利用上述模型,在300K～600K温度范围内,对全耗尽SOI CMOS倒相器的温度特性进行了模拟分析,得到了单管和倒相器在不同温度下的静态、瞬态特性。模拟结果表明,倒相器中的N管和P管的阈值电压对温度较为敏感,随着温度的升高输出特性表现出明显的退化,泄漏电流剧增,倒相器高低电平转换区变宽,噪声容限下降,电路的功耗和延迟均大幅度增加。故对传统的FD SOI CMOS倒相器的工艺参数进行了优化,并认为可通过在埋氧层中引入切口形成DSOI结构达到缓解热效应的目的。优化结果显示,当切口在栅的正下方且大小等于栅长时,器件综合特性最佳,并指出此类DSOI器件的速度特性损失大,不适合高频电路的应用。对此提出一种改进的AlN-DSOI结构,并探讨了实现工艺。与SOI和DSOI结构的高温特性比较,改进后的AlN-DSOI结构可在有效缓解SOI结构热效应和浮体效应的基础上,显着提高电路的速度和驱动能力,十分适合高温高速电路设计领域的应用。
谢欣云[10]（2004）在《非单一SiO2埋层的SOI新结构研究》文中研究说明探索研究新的SOI结构成为SOI研究领域新的热点。传统SOI结构是以SiO2作为绝缘埋层，由于氧化硅的低热导率而使SOI器件／电路存在自加热效应，在SOI结构中引入新的埋层成为了解决这些问题的有效途径。本论文结合我们承担的973、国家自然科学基金项目等国家任务，开展了以Si3N4、SiO2/Si3N4、SiO2／Si3N4／SiO2等为埋层的新型SOI结构等材料的制备、性能及其应用的研究。获得了以下主要结果： 采用X射线四晶衍射仪定量测试ELTRAN技术制备的SOI材料的顶层硅应变，分析了ELTRAN SOI顶层硅应变产生原因。 采用超高真空电子束蒸发技术，以Fe为催化剂，成功的在硅和多孔硅衬底上生长纳米硅锥阵列，结果表明这些纳米硅锥阵列具有良好的场发射性能。 为减轻传统SOI器件／电路的自加热效应，首次采用多孔硅外延转移技术制备出以氮化硅为埋层的SOI新结构。测试结果表明制备的新SOI样品具有较好的结构性能，但由于热应力的不匹配，顶层硅与氮化硅界面处有损伤存在。这种新结构的电阻率分布均匀，绝缘埋层具有很好的绝缘性能。 为避免顶层Si／Si3N4界面处存在的高界面态，成功的采用多孔硅外延转移技术制备出以SiO2／Si3N4为双埋层的SOIM新结构，其中二氧化硅作为过渡层。结果表明制备的SOIM样品具有很好的结构性能，顶层硅电阻率分布均匀，绝缘埋层具有很好的绝缘性能。由于二氧化硅过渡层的引入，大大减轻了氮化硅与硅直接接触而引入的缺陷和高界面态。 采用Medici软件模拟以SiO2／Si3N4为埋层的SOIM MOSFET在抑制自加热效应方面的所表现的优越性。 为减少双埋层SOIM片的翘曲度及减少这种结构中由于硅衬底与氮化硅直接接触引入的高界面态，首次采用智能剥离技术成功制备出以SiO2／Si3N4／SiO2为三埋层SOIM新结构，其中的两个二氧化硅埋层均为过渡层；实验结果表明三埋层的SOIM结构具有优良的结构性能和电学特性。摘要 采用Smart一cut技术制备了单晶硅SOG材料，实验结果表明该结构具有良好的性能
二、非单一SiO_2埋层的SOI新结构研究（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、非单一SiO_2埋层的SOI新结构研究（论文提纲范文）
（1）新型SOI MOSFET器件结构研究与电特性分析（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 纳米CMOS器件存在的主要问题及解决措施 |
| 1.1.1 栅工程技术 |
| 1.1.2 沟道工程和超浅结技术 |
| 1.1.3 新型器件结构 |
| 1.2 应变硅技术及其发展 |
| 1.3 论文的主要研究工作和研究内容 |
| 第二章 应变硅SOI技术及短沟道SOI MOSFET基础理论 |
| 2.1 SOI技术 |
| 2.2 应变硅技术 |
| 2.2.1 应变硅晶格结构 |
| 2.2.2 应变硅能带结构 |
| 2.2.3 应变硅SOI器件 |
| 2.3 SOI MOSFET器件的基本特性 |
| 2.3.1 短沟道效应 |
| 2.3.2 漏致势垒降低效应 |
| 2.3.3 浮体效应 |
| 2.3.4 自加热效应 |
| 2.4 短沟道全耗尽SOI MOSFET建模基础 |
| 2.4.1 抛物线近似模型 |
| 2.4.2 准二维模型 |
| 2.5 全耗尽SOI MOSFET的亚阈值模型 |
| 2.6 本章小结 |
| 第三章 单Halo全耗尽应变Si SOI MOSFET性能分析 |
| 3.1 Halo LDD MOSFET器件 |
| 3.1.1 Halo器件结构 |
| 3.1.2 Halo结构的主要工艺流程及主要注入参数 |
| 3.2 Halo MOS器件的理论分析 |
| 3.2.1 体硅Halo器件结构的理论分析 |
| 3.2.2 SOI Halo器件结构的理论分析 |
| 3.3 单Halo全耗尽应变Si SOI MOSFET的性能研究 |
| 3.3.1 单Halo全耗尽应变Si SOI MOSFET的提出 |
| 3.3.2 单Halo全耗尽应变Si SOI MOSFET能带结构及参数模型 |
| 3.3.3 泊松方程的建立及边界条件的确定 |
| 3.3.4 二维表面势模型 |
| 3.3.5 二维阈值电压模型 |
| 3.3.6 结果与分析 |
| 3.4 本章小结 |
| 第四章 新型双栅应变Si SOI MOSFET性能分析 |
| 4.1 新型双栅MOSFET的提出背景 |
| 4.1.1 传统单栅应变Si器件存在的主要问题 |
| 4.1.2 双栅器件的优点 |
| 4.1.3 新型栅MOSFET器件结构介绍 |
| 4.2 堆叠栅介质对称双栅单Halo应变Si SOI MOSFET的研究 |
| 4.2.1 泊松方程的建立及边界条件的确定 |
| 4.2.2 二维表面势模型 |
| 4.2.3 二维阈值电压模型 |
| 4.2.4 结果与分析 |
| 4.3 对称三材料双栅应变Si SOI MOSFET的研究 |
| 4.3.1 对称三材料双栅应变Si SOI MOSFET器件的提出 |
| 4.3.2 泊松方程的建立及边界条件的确定 |
| 4.3.3 二维表面势模型 |
| 4.3.4 二维阈值电压模型 |
| 4.3.5 结果与分析 |
| 4.4 本章小结 |
| 第五章 非对称Halo异质栅应变Si SOI MOSFET性能分析 |
| 5.1 非对称Halo异质栅应变Si SOI MOSFET提出背景 |
| 5.2 非对称Halo异质栅应变Si SOI MOSFET的研究 |
| 5.2.1 器件结构及应变量修正 |
| 5.2.2 泊松方程的建立及边界条件的确定 |
| 5.2.3 二维表面势模型 |
| 5.2.4 二维阈值电压模型 |
| 5.2.5 结果与分析 |
| 5.3 本章小结 |
| 第六章 结论和展望 |
| 6.1 研究结论 |
| 6.2 研究展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（2）硼与轻气体离子联合注入单晶硅引起的损伤及其机理研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 离子注入技术简介 |
| 1.2 SOI材料简介 |
| 1.2.1 SOI材料及制备方法 |
| 1.2.2 智能剥离技术工艺流程 |
| 1.2.3 SOI制备技术的发展趋势及面临问题 |
| 1.3 B与轻气体离子注入硅基材料的研究进展 |
| 1.3.1 H离子注入硅基材料研究进展 |
| 1.3.2 B、H联合注入研究进展 |
| 1.3.3 He、B、H离子注入单晶硅研究进展 |
| 1.4 本论文的主要内容 |
| 第二章 理论基础及样品的制备与表征 |
| 2.1 离子与固体相互作用 |
| 2.1.1 基本物理过程 |
| 2.1.2 能量损失机制 |
| 2.1.3 射程分布和浓度分布 |
| 2.1.4 注入损伤与修复 |
| 2.1.5 SRIM程序介绍 |
| 2.2 样品的离子注入与退火 |
| 2.2.1 样品制备 |
| 2.2.2 注入条件 |
| 2.2.3 离子注入装置 |
| 2.2.4 退火 |
| 2.3 测试手段及基本原理 |
| 2.3.1 光学显微镜 |
| 2.3.2 原子力显微镜 |
| 2.3.3 透射电子显微镜 |
| 2.3.4 正电子湮没技术 |
| 第三章 B、H离子顺次注入单晶硅损伤的形成及机制 |
| 3.1 OM结果 |
| 3.2 PAS结果 |
| 3.3 TEM结果 |
| 3.4 机制分析 |
| 3.4.1 空位作用 |
| 3.4.2 B的作用 |
| 3.5 本章小结 |
| 第四章 He、B、H离子顺次注入单晶硅损伤的形成及热演变 |
| 4.1 实验方案制定依据 |
| 4.2 OM结果 |
| 4.3 AFM结果 |
| 4.4 PAS结果 |
| 4.5 机制分析 |
| 4.6 本章小结 |
| 第五章 结论与展望 |
| 参考文献 |
| 发表论文和参加科研情况说明 |
| 致谢 |
（3）应变硅纳米MOS器件研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 引言 |
| 1.2 国内外应变硅器件研究发展状况 |
| 1.3 小尺寸 MOS 器件面临挑战 |
| 1.3.1 短沟道效应 |
| 1.3.2 漏致势垒降低效应 |
| 1.3.3 热载流子效应 |
| 1.4 本论文主要研究内容及章节安排 |
| 第二章 应变 MOS 器件技术 |
| 2.1 应变硅技术分析 |
| 2.1.1 应变硅晶格结构 |
| 2.1.2 应变硅能带结构 |
| 2.1.3 应变硅载流子迁移率 |
| 2.2 纳米 MOS 器件应力引入方法 |
| 2.2.1 双轴应变 |
| 2.2.2 单轴应变 |
| 2.3 小结 |
| 第三章 应变硅纳米 MOS 器件结构模型 |
| 3.1 小尺寸纳米器件阈值电压模型 |
| 3.2 应变硅纳米 MOS 器件源漏结构 |
| 3.3 应变硅纳米 MOS 器件沟道结构 |
| 3.3.1 Halo 结构 |
| 3.3.2 逆向掺杂结构 |
| 3.4 小结 |
| 第四章 应变硅纳米 MOS 器件仿真优化 |
| 4.1 纳米器件仿真软件简介 |
| 4.2 应变硅纳米 MOS 器件仿真优化 |
| 4.2.1 应力与器件性能 |
| 4.2.2 SiN 薄膜与器件性能 |
| 4.2.3 栅结构与器件性能 |
| 4.2.4 源漏结构与器件性能 |
| 4.2.5 沟道结构与器件性能 |
| 4.3 应变硅纳米 MOS 器件结构参数 |
| 4.4 应变硅 MOS 器件工艺流程 |
| 4.5 应变硅纳米 MOS 器件工艺仿真 |
| 4.6 小结 |
| 第五章 结束语 |
| 致谢 |
| 参考文献 |
（4）ZnO和AlN薄膜的MOCVD生长及其性质研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 引言 |
| 1.1 氧化锌材料综述 |
| 1.1.1 晶体结构 |
| 1.1.2 发光性质 |
| 1.1.3 电学性质 |
| 1.1.4 其它性质 |
| 1.1.5 研究现状 |
| 1.2 氮化铝材料综述 |
| 1.2.1 基本性质 |
| 1.2.2 应用及研究现状 |
| 1.3 薄膜的制备方法 |
| 1.3.1 溶胶-凝胶技术 |
| 1.3.2 磁控溅射技术 |
| 1.3.3 脉冲激光淀积技术 |
| 1.3.4 分子束外延技术 |
| 1.3.5 化学气相淀积技术 |
| 1.3.6 金属有机物化学气相沉积技术 |
| 1.4 薄膜的测量技术 |
| 1.4.1 X 射线衍射(XRD) |
| 1.4.2 光致发光谱(PL) |
| 1.4.3 X 射线光电子能谱(XPS) |
| 1.4.4 伏安特性测量(I-V) |
| 1.4.5 原子力显微镜(AFM) |
| 1.4.6 场发射扫描电子显微镜(FE-SEM) |
| 1.5 本论文主要工作 |
| 参考文献 |
| 第二章 MOCVD 设备的改进及其对 ZnO 薄膜生长的影响 |
| 2.1 MOCVD设备简介 |
| 2.1.1 气体纯化 |
| 2.1.2 管路系统 |
| 2.1.3 预置真空室 |
| 2.1.4 反应室 |
| 2.1.5 真空机组 |
| 2.1.6 尾气处理及应急系统 |
| 2.2 设备整修及对ZnO薄膜生长的影响 |
| 2.2.1 设备整修 |
| 2.2.2 进气模式对ZnO 薄膜生长的影响 |
| 2.3 本章小结 |
| 参考文献 |
| 第三章 ZnO 薄膜的生长条件和生长机理研究 |
| 3.1 锌氧源浓度比对ZnO薄膜生长的影响 |
| 3.2 生长温度对ZnO薄膜生长的影响 |
| 3.3 不同缓冲层对ZnO薄膜生长的影响 |
| 3.3.1 Zn 缓冲层 |
| 3.3.2 低温淀积—高温退火同质缓冲层 |
| 3.3.3 高温生长同质缓冲层 |
| 3.4 衬底RF预处理功率对ZnO薄膜生长的影响 |
| 3.5 热处理对ZnO薄膜结晶的影响 |
| 3.6 本章小结 |
| 参考文献 |
| 第四章 ZnO薄膜生长中本征缺陷的控制及其对发光的影响 |
| 引言 |
| 4.1 锌氧源流量比对ZnO薄膜发光性质的影响 |
| 4.1.1 样品制备与表征 |
| 4.1.2 PL 光谱分析 |
| 4.1.3 XRD分析 |
| 4.1.4 XPS 谱分析 |
| 4.1.5 伏安特性分析 |
| 4.2 生长温度对ZnO薄膜发光性质的影响 |
| 4.2.1 样品制备与表征 |
| 4.2.2 XRD分析 |
| 4.2.3 XPS 谱分析 |
| 4.2.4 PL 光谱分析 |
| 4.3 热处理对ZnO薄膜发光性质的影响 |
| 4.3.1 样品制备与表征 |
| 4.3.2 XRD分析 |
| 4.3.3 AFM 表面分析 |
| 4.3.4 XPS 谱分析 |
| 4.3.5 伏安特性分析 |
| 4.3.6 PL 光谱分析 |
| 4.4 本章小结 |
| 参考文献 |
| 第五章 射频辅助MOCVD生长a轴择优取向AlN薄膜 |
| 引言 |
| 5.1 AlN 薄膜的生长 |
| 5.2 载气流量对AlN 薄膜性质的影响 |
| 5.2.1 样品制备 |
| 5.2.2 XRD分析 |
| 5.2.3 SEM 分析 |
| 5.3 衬底温度对AlN 薄膜性质的影响 |
| 5.3.1 样品制备 |
| 5.3.2 XRD分析 |
| 5.3.3 SEM 分析 |
| 5.4 RF裂解功率对AlN薄膜性质的影响 |
| 5.4.1 样品制备 |
| 5.4.2 XRD分析 |
| 5.4.3 SEM 分析 |
| 5.5 ZnO/AlN/Si 结构初步探索 |
| 5.6 本章小结 |
| 参考文献 |
| 第六章 总结与展望 |
| 致谢 |
| 论文期间成果 |
（5）SOI器件及铁电存储器特性研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 半导体存储器 |
| 1.2 SOI 器件相对于体硅器件的优点 |
| 1.2.1 SOI 器件应用现状及前景 |
| 1.2.2 SOI 器件需要解决的问题 |
| 1.2.3 SOI 器件的计算机模拟 |
| 1.3 铁电存储器发展现状 |
| 1.3.1 铁电存储器的优点 |
| 1.3.2 铁电存储器存储原理 |
| 1.3.3 铁电薄膜技术的发展 |
| 1.3.4 铁电存储器的结构及模拟 |
| 1.4 选题的依据及主要内容 |
| 第二章 半导体器件的计算机模拟 |
| 2.1 半导体器件模拟简介 |
| 2.2 半导体器件模拟的现状 |
| 2.3 半导体器件模拟的理论基础 |
| 2.3.1 半导体器件模拟的数学理论 |
| 2.3.2 半导体器件模拟的物理理论 |
| 2.4 SILVACO 软件介绍 |
| 2.5 半导体器件模拟的意义 |
| 第三章 SOI 器件的模拟 |
| 3.1 SOI 器件简介 |
| 3.2 SOI 器件温度特性模拟 |
| 3.2.1 SOI 器件高温特性模拟 |
| 3.2.2 FD SOI 器件阈值电压及表面势的温度模型 |
| 3.3 SOI 器件瞬态特性模拟 |
| 3.4 小结 |
| 第四章 AC PD SOI 器件的模拟 |
| 4.1 AC PD SOI 器件简介 |
| 4.2 AC PD SOI 器件直流特性模拟 |
| 4.3 AC PD SOI 器件瞬态特性模拟 |
| 4.4 小结 |
| 第五章 MFIS 铁电存储器模拟 |
| 5.1 铁电存储器的不同结构 |
| 5.2 MFIS 铁电存储器的模拟 |
| 5.2.1 MFIS 铁电存储器温度模型 |
| 5.2.2 衬底掺杂浓度对MFIS 铁电存储器的影响 |
| 5.3 小结 |
| 第六章 铁电薄膜的制备及MFI-SOI 结构模拟 |
| 6.1 铁电薄膜的概述 |
| 6.2 BDTV 铁电薄膜的制备及退火温度的影响 |
| 6.3 BYTV 铁电薄膜的制备及性能表征 |
| 6.4 改进的铁电存储器结构 |
| 6.5 基于SOI 衬底的铁电存储器模拟 |
| 6.5.1 阈值电压 |
| 6.5.2 亚阈值电流 |
| 6.6 小结 |
| 第七章 总结及展望 |
| 7.1 论文总结 |
| 7.2 展望 |
| 参考文献 |
| 致谢 |
| 攻读学位期间发表论文目录 |
（6）应变SiGe沟道SOI CMOS的特性研究（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 引言 |
| 1.2 SOI 技术 |
| 1.2.1 SOI 的特点 |
| 1.2.2 SOI 国内外发展状况 |
| 1.3 SI/SIGE 异质结技术 |
| 1.3.1 SI/SIGE 异质结的特点 |
| 1.3.2 SI/SIGE 异质结国内外发展状况 |
| 1.4 本文的研究意义和主要工作 |
| 2 物理模型及模拟方法 |
| 2.1 应变SIGE 晶格结构 |
| 2.2 应变SIGE 物理模型 |
| 2.2.1 能带模型 |
| 2.2.2 迁移率模型 |
| 2.3 应变SI 物理模型 |
| 2.3.1 能带模型 |
| 2.3.2 迁移率模型 |
| 2.4 模拟软件及模拟方法 |
| 2.5 本章小结 |
| 3 应变SIGE 沟道SOI CMOS 的特性分析 |
| 3.1 器件结构及原理 |
| 3.2 模拟分析 |
| 3.2.1 单管特性 |
| 3.2.2 CMOS 特性 |
| 3.3 结构参数对SIGE SOI PMOS 特性的影响 |
| 3.3.1 SiGe 层厚度对器件特性的影响 |
| 3.3.2 Ge 组分对器件特性的影响 |
| 3.4 本章小结 |
| 4 应变SIGE 沟道SOI PMOS 的温度特性分析 |
| 4.1 应变SIGE SOI PMOS 的温度特性分析 |
| 4.1.1 温度对输出特性的影响 |
| 4.1.2 温度对阈值电压的影响 |
| 4.1.3 温度对泄漏电流的影响 |
| 4.2 自加热效应的分析 |
| 4.2.1 常温下自加热效应的分析 |
| 4.2.2 不同温度下自加热效应的分析 |
| 4.3 几种缓解自加热效应的结构 |
| 4.3.1 DSOI 结构 |
| 4.3.2 非单一Si02 埋层结构 |
| 4.3.3 三种埋层结构的比较 |
| 4.4 本章小结 |
| 5 应变SI 沟道SOI CMOS 的特性分析 |
| 5.1 器件结构及原理 |
| 5.2 制备方法 |
| 5.3 模拟分析 |
| 5.3.1 单管特性 |
| 5.3.2 CMOS 特性 |
| 5.4 本章小结 |
| 6 结论与展望 |
| 6.1 结论 |
| 6.2 展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间发表论文 |
（7）新型硅基薄膜材料转移技术的研究（论文提纲范文）
| 摘要 |
| Abstract |
| 目录 |
| 第一章 新型硅基薄膜材料及其制备技术 |
| 1.1 硅基微电子技术概述 |
| 1.2 传统硅基微电子技术面临的困难和挑战 |
| 1.2.1 器件特性随特征尺寸减小而退化所受到的限制 |
| 1.2.2 传统硅器件自身存在的一些缺陷 |
| 1.2.3 新技术的突破 |
| 1.3 目前几种典型的新型硅基材料 |
| 1.3.1 SOI技术 |
| 1.3.2 SiGe技术 |
| 1.3.3 应变硅技术 |
| 1.3.4 GOI技术 |
| 1.4 硅基薄膜的制备方法 |
| 1.4.1 化学汽相沉积 |
| 1.4.2 物理气象淀积 |
| 1.4.3 溶胶-凝胶法 |
| 1.4.4 薄膜转移技术 |
| 1.5 本论文的主要工作 |
| 第二章 SOI低温薄膜转移技术的研究 |
| 2.1 引言 |
| 2.1.1 SOI的基本概念 |
| 2.1.2 SOI晶圆片的主要制造技术 |
| 2.1.3 几种制备工艺技术的比较以及本章研究方向 |
| 2.2 直接键合技术原理 |
| 2.3 低温键合工艺 |
| 2.4 实验方法 |
| 2.5 结果与讨论 |
| 2.5.1 红外图像分析及键合强度分析 |
| 2.5.2 低温工艺制备的SOI材料的表征 |
| 2.6 小结 |
| 第三章 绝缘层上Ge的制备及表征 |
| 3.1 引言 |
| 3.2 样品制备 |
| 3.3 注H~+Ge的表面退火剥离研究 |
| 3.4 注H~+Ge与SiO_2的键合以及退火剥离形成GOI的研究 |
| 3.4.1 GOI的剖面结构分析 |
| 3.4.2 GOI的表面形貌分析 |
| 3.4.3 GOI的顶层Ge晶体性能的表征 |
| 3.4.4 后续退火工艺对GOI顶层Ge的影响 |
| 3.5 小结 |
| 第四章 硅基LiTaO_3薄膜转移的研究 |
| 4.1 引言 |
| 4.1.1 LiTaO_3的物理性质、薄膜制备及应用 |
| 4.2 Smart-cut法制备单晶LiTaO_3薄膜 |
| 4.2.1 注H~+LiTaO_3的研究 |
| 4.2.2 Smart-cut法实现LiTaO_3薄膜转移的研究 |
| 4.3 利用共晶键合实现LiTaO_3/Metal/Si结构的研究 |
| 4.3.1 共晶键合的基本介绍 |
| 4.3.2 LiTaO_3的共晶键合 |
| 4.3.3 关于减薄工艺制备薄膜的讨论 |
| 4.4 小结 |
| 第五章 结论 |
| 参考文献 |
| 发表论文目录 |
| 致谢 |
| 个人简历 |
（8）基于等效电容法对SOI器件自加热效应研究（论文提纲范文）
| 1 引 言 |
| 2 等效电容折算埋层厚度原理 |
| 3 SOI结构中的自加热效应 |
| 4 对不同SOI埋层结构自加热效应的分析 |
| 5 提出新结构抑制自加热效应研究 |
| 6 结 论 |
（9）薄膜全耗尽SOI CMOS电路高温特性模拟和结构优化（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 SOI 简介 |
| 1.2 SOI 的分类及其特点 |
| 1.3 SOI 的应用现状及前景 |
| 1.4 本文的研究意义及主要内容 |
| 2 结构建立与物理模型选取 |
| 2.1 结构模型的建立 |
| 2.1.1 结构模型考虑 |
| 2.1.2 结构参数的选取 |
| a. 亚阈值特性考虑 |
| b. 阈值电压考虑 |
| c. CMOS 倒相器最佳化设计考虑 |
| 2.2 模拟方法 |
| 2.2.1 模拟软件简介 |
| 2.2.2 模拟方法 |
| 2.3 物理模型的选取 |
| 2.3.1 流体力学能量输运模型 |
| 2.3.2 量子学模型 |
| 2.3.3 迁移率模型 |
| a.表面迁移率 |
| b. 体迁移率 |
| 2.3.4 载流子复合模型 |
| 2.3.5 载流子产生模型 |
| 2.4 本章小结 |
| 3 SOI CMOS 倒相器高温特性研究 |
| 3.1 单管的高温特性分析 |
| 3.1.1 温度对漏源输出特性的影响 |
| a 浮体效应 |
| b 自加热效应 |
| 3.1.2 温度对泄漏电流的影响 |
| 3.2 SOI CMOS 倒相器的高温特性分析 |
| 3.2.1 温度对电压传输特性的影响 |
| 3.2.2 温度对瞬态特性的影响 |
| 3.3 本章小结 |
| 4 SOI CMOS 倒相器的优化设计 |
| 4.1 参数优化 |
| 4.1.1 隐埋氧化层厚度 |
| 4.1.2 顶层硅膜厚度 |
| 4.1.3 源漏区掺杂浓度 |
| 4.2 DSOI 结构 |
| 4.2.1 开口对器件性能的影响 |
| a 开口位置的影响 |
| b 开口大小的影响 |
| 4.2.2 优化结果 |
| 4.3 本章小结 |
| 5 AlN-DSOI 新结构的提出 |
| 5.1 改进的AlN-DSOI 结构 |
| 5.2 AlN-DSOI 结构的实现工艺探索 |
| 5.2.1 AlN 薄膜窗口制备 |
| 5.2.2 形成AlN-DSOI 结构 |
| 5.3 三种SOI 结构的特性比较 |
| 5.4 本章小结 |
| 6 结论 |
| 致谢 |
| 参考文献 |
| 附录 |
（10）非单一SiO2埋层的SOI新结构研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 SOI技术与SOI新结构 |
| 1.1 引言 |
| 1.2 SOI技术综述 |
| 1.2.1 SOI技术的发展过程 |
| 1.2.2 SOI技术的优越性及其应用 |
| 1.2.3 SOI主流技术 |
| 1.2.3.1 注氧隔离技术 |
| 1.2.3.2 智能剥离技术 |
| 1.2.3.3 原子层剥离技术 |
| 1.2.3.4 多孔硅外延层转移技术 |
| 1.3 SOI新结构 |
| 1.3.1 SOI新结构及其应用 |
| 1.3.1.1 第一类SOI新结构 |
| 1.3.1.2 第二类SOI新结构 |
| 1.4 本论文的工作 |
| 参考文献 |
| 第二章 ELTRAN SOI与纳米硅锥的研究 |
| 2.1 引言 |
| 2.2 多孔硅外延转移制备SOI材料 |
| 2.2.1 多孔硅的制备 |
| 2.2.2 外延层转移制备SOI结构 |
| 2.2.2.1 多孔硅上外延单晶硅 |
| 2.2.2.2 硅片键合和外延层转移 |
| 2.2.2.3 腐蚀表面残余多孔硅 |
| 2.2.2.4 ELTRAN SOI材料的性能表征 |
| 2.3 硅和多孔硅衬底上纳米硅锥及其场发射性能的研究 |
| 2.3.1 实验 |
| 2.3.2 结果和讨论 |
| 2.4 小结 |
| 参考文献 |
| 第三章 ELTRAN技术制备以SI_3N_4为埋层的SOI新结构 |
| 3.1 引言 |
| 3.2 氮化硅薄膜的制备及其性质 |
| 3.3 注氮分离(SIMNI)的技术 |
| 3.4 实验 |
| 3.5 结果和讨论 |
| 3.6 小结 |
| 参考文献 |
| 第四章 ELTRAN技术制备双埋层SOIM新结构 |
| 4.1 引言 |
| 4.2 SOIM结构中氮化硅与氧化硅厚度比的分析 |
| 4.3 实验过程 |
| 4.4 实验结果与讨论 |
| 4.4.1 键合机制分析 |
| 4.4.2 TEM分析 |
| 4.4.3 电学性能分析 |
| 4.5 硅片的翘曲度分析 |
| 4.4 小结 |
| 参考文献 |
| 第五章 SOIM器件的自加热效应研究 |
| 5.1 引言 |
| 5.2 由自加热效应产生的现象研究 |
| 5.3 MEDICI软件简介 |
| 5.4 SOIM新结构在抑制自加热效应方面的研究 |
| 5.5 小结 |
| 参考文献 |
| 第六章 三埋层SOIM材料的制备 |
| 6.1 引言 |
| 6.2 材料制备 |
| 6.3 实验结果与讨论 |
| 6.4 小结 |
| 参考文献 |
| 第七章 单晶SOG及SI-LITAO_3集成的探索 |
| 7.1 引言 |
| 7.2 SOG材料的研究 |
| 7.2.1 材料的制备方法介绍 |
| 7.2.2 实验过程 |
| 7.2.3 结果与讨论 |
| 7.3 用智能剥离技术实现SI-LITAO_3集成的实验探讨 |
| 7.3.1 LITAO_3材料简介 |
| 7.3.2 实验方法研究 |
| 7.4 小结 |
| 参考文献 |
| 第八章 总结 |
| 发表论文目录 |
| 致谢 |
| 作者简历 |
| 学位论文独创性声明 |
四、非单一SiO_2埋层的SOI新结构研究（论文参考文献）
- [1]新型SOI MOSFET器件结构研究与电特性分析[D]. 辛艳辉. 西安电子科技大学, 2014(03)
- [2]硼与轻气体离子联合注入单晶硅引起的损伤及其机理研究[D]. 张蓓. 天津大学, 2013(02)
- [3]应变硅纳米MOS器件研究[D]. 张捷. 西安电子科技大学, 2012(04)
- [4]ZnO和AlN薄膜的MOCVD生长及其性质研究[D]. 钟泽. 中国科学技术大学, 2010(06)
- [5]SOI器件及铁电存储器特性研究[D]. 唐俊雄. 湘潭大学, 2008(05)
- [6]应变SiGe沟道SOI CMOS的特性研究[D]. 黄媛媛. 西安理工大学, 2007(04)
- [7]新型硅基薄膜材料转移技术的研究[D]. 詹达. 中国科学院研究生院（上海微系统与信息技术研究所）, 2007(05)
- [8]基于等效电容法对SOI器件自加热效应研究[J]. 高勇,张新,刘梦新,安涛,王彩琳,邢昆山. 固体电子学研究与进展, 2006(04)
- [9]薄膜全耗尽SOI CMOS电路高温特性模拟和结构优化[D]. 刘梦新. 西安理工大学, 2006(02)
- [10]非单一SiO2埋层的SOI新结构研究[D]. 谢欣云. 中国科学院研究生院（上海微系统与信息技术研究所）, 2004(01)