一、用存储器方式提高ISA总线I/O接口的数据速率（论文文献综述）
闫茂林[1]（2020）在《导波SHM系统主被动兼容型通道切换模块设计》文中提出导波结构健康监测技术在国内外已得到了广泛而深入的研究。然而,在面向实际工程应用时,其仍面临着一些亟待解决的问题。就导波结构健康监测系统而言,往往需要能够满足既能主动损伤监测又能被动冲击监测、大面积监测、高集成度等要求。因此,本文通过设计一种主被动功能兼容、通道数目多、集成度高的通道切换模块,为实现全模块集成化的主被动兼容型导波结构健康监测系统提供了解决办法。主要工作及创新如下:第一,针对主被动功能兼容下难以实现通道扩展、小型化集成的问题,开展了通道切换模块的硬件设计研究,提出了基于CPCI总线的硬件设计架构,完成了模块中各硬件重要组成单元的设计,实现了支持大规模传感器通道的主被动兼容型通道切换模块的小型化可靠集成。第二,针对大规模通道切换下控制复杂的问题,开展了通道切换模块的软件设计研究,提出了工作状态迁移机制,完成了Lab VIEW用户界面和动态链接库硬件驱动程序设计,并结合嵌入式控制软件程序设计,实现了通道切换模块在主动和被动工作方式下通道切换的稳定控制。第三,针对复合材料机翼盒段结构,对研制的通道切换模块进行了性能测试。结果表明模块主动工作时能够允许接入的64个压电传感器在单激励单传感模式下快速稳定切换,通道切换速率小于0.05s/通道;被动工作时能够实现八个传感通道的同时选通;并且以CPCI总线板卡的方式集成在监测系统后,主被动兼容型SHM系统能够可靠完成损伤诊断和冲击监测任务。
姜庆峰[2]（2019）在《用于图像目标检测的可扩展协处理器架构设计》文中指出图像目标检测具有数据量大,运算量大和处理流程多变的特点,在高强度计算复杂性的情况下完成准确率高、实时性强的图像目标检测识别,有必要采用硬件加速方式来提高计算速度。而目前的硬件加速架构都是根据具体应用而设计的,功能相对固定、处理流程也相对固定,当应用环境改变时,需要重新设计电路,可移植性较差。针对目前硬件加速架构的局限性,论文提出了一种用于目标检测的可扩展协处理器架构及实现这种架构的命令包格式,使微处理器能够模拟软件函数调用的模式以写入命令的方式调用硬件加速电路（功能IP模块）,实现多功能IP并行工作。该架构可以通过改变微处理器写入协处理器命令包的顺序和配置参数,实现各个功能IP的工作模式可配置,工作流程可变,也可以通过在标准IP接口上接入不同功能和不同数量的IP,实现应用场景的可移植性。为实现架构的可扩展性和通用性,解决了可扩展协处理器架构的一系列关键技术问题。第一,采用了在命令包格式中添加相关性标志数据,可扩展协处理器通过解析命令包实现了对相关性的检测和控制;第二,采用输出总线独立以及快速仲裁机制实现了多个功能IP模块并行工作的高带宽数据传输。此外,采用层次化的存储器结构并设计了一种灵活的二维存储器地址访问方式,在实现对存储器高速数据访问的同时满足了目标检测对数据访问的灵活性;第三,通过在可扩展协处理器中设计了相对完善的检错及纠错体系,提高了系统的可靠性,并为系统软硬件调试提供了很大方便。最后,通过在功能IP与可扩展协处理器控制部件之间构造标准IP接口实现了架构的可扩展性和功能上的通用性。完成了可扩展协处理器架构的电路设计及验证,并在DSP+FPGA平台上针对红外图像处理流程验证了架构的有效性和灵活性。结果表明可扩展协处理器控制部件工作在131.25MHZ,此时与功能IP的共享输入总线带宽达4200MB/s.在命令包平均长度为512字节时,包处理模块解析一包数据的时间仅为0.975μs。访问存储器的带宽也为4200MB/s。在满足通用性强、可扩展性强的同时具有低功耗、面积小的优点。
王可新[3]（2015）在《基于PCI Express总线空间生物分析仪器数据传输系统设计与实现》文中研究表明随着我国空间探索能力的不断提升,大量的空间科学实验得以开展,其中,空间生命科学实验的特殊性和重要性尤为引人注目,而空间科学仪器设备则是空间生命科学研究不可或缺的基础,也决定了空间生命科学研究的能力。为了配合多种空间生物实验的开展,空间生物分析仪器的种类不断增多,所产生的数据也呈现了多源性、多样性和高通性,那么如何高效的对仪器产生的大量数据进行实时传输管理也就成为了影响仪器性能的一个关键问题。为此,本文设计了一种基于PCI Express总线的空间生物分析仪器数据高速传输系统,实现对多模块的空间生物分析仪器数据进行实时接收、存储、后续处理和控制指令的实时发送,从而辅助完成空间生物实验。首先本文通过对常用系统网络结构进行比较分析,从空间生物分析仪器的实时性及可扩展性的要求出发,选择星型结构作为系统的网络结构,选用具备高带宽、传输速率快、支持即插即用的第三代总线—PCI Express总线作为星型结构中央节点,选用Xinlinx FPGA的IP Ccore实现PCIE X1总线标准接口的传输卡作为生物分析仪器的数据传输卡。其次,设计了PCIE总线传输卡的驱动程序,并使用windriver开发PCIE传输卡的设备驱动程序,实现DMA传输。再次,完成多模块生物分析仪器中控端的人机交互软件的开发,实现生物分析仪器不同模块与中控交互的视频传输、视频处理、显示、控制指令收发等功能。最后在地基模拟实验平台上搭建生物分析仪器数据传输系统,对整个系统设计和功能进行测试。测试结果显示系统运行正常、能够实现规定的功能、各项技术指标能够达到要求。
林瀚[4]（2013）在《基于DSP+FPGA的开放式机器人运动控制器的研究》文中指出基于“PC+运动控制器”结构的开放式机器人运动控制系统能够充分利用PC开放程度高、通用性好、处理能力强等特点以及运动控制器运算速度快、实时性能好、控制能力强等特点，因此得到较快发展，成为目前的研究热点。但目前采用此种结构的开放式机器人运动控制系统中，不管是控制器供应商所提供的运动控制器或者是科研人员自主设计的运动控制器，在通用性、软硬件可重构方面都存在一些问题，影响着机器人运动控制系统的开放性。因此，本文通过研究开放式机器人运动控制器的结构特点，制定了基于DSP+FPGA的开放式机器人运动控制器的总体设计方案。根据所制定的设计方案，设计并实现了基于DSP+FPGA的开放式机器人运动控制器，并研究了基于开放式机器人运动控制器的运动控制核心算法。本文通过充分利用DSP的高速数字信号处理能力和FPGA的强大并发控制能力以及丰富的逻辑资源来使运动控制器获得较高的运算与控制能力。通过充分利用FPGA的逻辑编程能力来代替集成芯片以及实现逻辑连接，实现运动控制器的软硬件可重构，提高机器人运动控制器的开放性。并通过研究曲线拟合预处理技术以及速度前瞻技术来提高运动控制器的控制效率，实现高速运动控制。本文主要工作包括：（1）在充分研究开放式机器人运动控制器结构特点的基础上，根据机器人运动控制的需求，制定了开放式机器人运动控制器总体方案。（2）根据总体方案对运动控制器进行模块划分，完成运动控制器的硬件设计。（3）研究基于所设计的运动控制器的运动控制核心算法。（4）搭建运动控制平台，通过一系列实验对运动控制器的功能与性能进行验证。
杨旭[5]（2012）在《高速信号采集板卡设计》文中研究说明随着数字信号处理带宽、性能、算法的不断提升,必然对前端的信号采集模块提出更高的要求。决定信号采集模块性能的各项指标包括分辨率、采样速率、采样通道带宽、信噪比、无杂散动态范围等,这些指标与系统实现所采用的方案、电路组成、器件性能、控制方式等紧密联系。本次设计为了解决某基带信号采样任务,研制了一款采样率1Gsps,模拟信号带宽200MHz的数据采集板卡。本次设计主要解决的问题有：1.高信噪比、高动态范围、信号增益与衰减可控的高速模拟信号通道的设计与实现；2.高稳、高精、低抖动的时钟分配电路的设计与实现；3.高速AD双通道组合采样的设计与控制逻辑实现；4.基于DDR2SDRAM SO-DIMM模组的数据存储设计与控制逻辑实现；5.基于PCI局部总线接口的电路设计与控制逻辑实现；本次设计提出的创新点如下：1.采用了独立的采样时钟发生电路,实现了高信噪比与采样时钟的精确可调；2.采用DDR2SDRAM SO-DIMM模组代替传统的芯片,实现了存储深度的可扩充；3.数字逻辑设计分模块、可拆分,可以根据系统资源、采样精度、系统内部带宽的要求快速重构。
刘连伟[6]（2012）在《基于Mini PCI数据采集接口电路的研究与设计》文中研究表明数据采集系统是信息处理过程中的关键环节，对不同的场合采集系统接口电路的设计指标也各不相同。目前，用于PC机的采集系统接口电路大部分是以ISA为主的，这使得数据传输速率相对较低，从而阻碍了数据告诉传输的实现。MiniPCI问世后，作为一种高性能的局部总线，以其独特的优点和突出的性能逐渐替代数据传输速率较低的ISA总线，成为PC机的主流总线。本课题着重研究基于MiniPCI总线和TMS320C6205DSP技术实现对信号的高速、高精度A/D数据采集系统接口电路的设计，以适应需要。本论文主要研究了Mini PCI[1]总线的特点、Mini PCI[1]总线规范、Mini PCI[1]总线操作和PCI与MiniPCI[1]的区别等相关技术内容。在硬件设计方面，该系统有64路开关量、16路模拟量和1路交流量组成，针对信号调理电路、A/D模数转换电路、数据缓存电路、Mini PCI[1]接口电路、DSP控制电路和DSP与A/D接口电路等部分的设计思路和实际电路实现方法进行了详细的研究。采用凌特公司的LTC1606实现模数转换;采用TI公司TMS320C6205[3]数字信号处理器进行数据的采集与存储，它即可完成对信号的采集控制，又能完成数据的传输控制;用CY7C4265实现A/D与DSP间的数据缓存和电平转换，通过TMS320C6205内嵌的PCI接口模块实现DSP与PC机Mini PCI接口间的数据传输，避免了外接PCI接口芯片，简化了系统设计的复杂性。简单分析了数据采集接口电路PCB的制作过程及其版图设计过程中需要注意的问题并利用仿真软甲Pspice16.3对电路进行了简单的仿真，确保设计的合理性。在软件设计方面，是实现整个系统功能的另一个重要环节，需要涉及到设备驱动程序和数据采集系统的应用程序两大部分，采用了WinDriver和VisualC++分别开发了MiniPCI设备的驱动程序和应用程序。
陈沁瑜[7]（2011）在《SAR雷达高速数据采集与处理系统的实现》文中认为伴随着数字化和计算机技术的发展,作为模拟系统和数字系统之间的桥梁的数据采集技术得到了极大的发展。近年来,数据采集与处理的新技术、新方法,直接或间接地引发其革新和变化,实时监控（远程监控）与仿真技术（包括传感器、数据采集、微机芯片数据、可编程控制器PLC、现场总线处理、流程控制、曲线与动画显示、自动故障诊断与报表输出等）把数据采集与处理技术提高到一个崭新的水平。以数据采集技术为基础,综合了计算机领域新技术和新产品的高速数据采集系统以其极强的通用性,广泛应用于雷达数据处理、现场工业控制、仪器测试数据处理、语音识别以及图像处理等诸多领域。并且,就像其他计算机技术一样,伴随着模数变换技术的快速发展,高速数据采集系统在各领域的应用要求也越来越高,尤其是近年物联网的飞速发展,数据采集和处理技术进一步发展,逐步走向更高速率、更高精度、智能化、综合化和海量数据处理。本文从工程应用的角度出发,结合高速数据采集系统理论基础,提出了一种专门针对SAR雷达高速数据采集和处理的系统实现方案,本方案采用了基于可扩展64位系统处理、FPGA和DSP信号处理技术的采集设备实现方案,在实现时充分考虑到高速数据处理实现的难点进行了优化设计,具有很大的扩展空间;同时,由于采集设备采用了零中频输入,信号带宽为200MHz,采样频率为220MHz,这对雷达系统具有一定的通用性。通过对采集数据的成像处理,对采集系统的各项性能指标进行了测试和验证,并成功应用于某工程项目。
曹国峰[8]（2010）在《基于PC/104总线的GFSINS导航计算机系统研究》文中提出无陀螺捷联惯导系统是舍弃陀螺而只用加速度计来实现导航的捷联惯导系统。由于无陀螺捷联惯导系统舍弃了陀螺,从而避开了因陀螺动态范围小而引起的一系列难题。与有陀螺捷联惯导系统相比,无陀螺捷联惯导系统具有低成本、低功耗、快速反应、高可靠性和长寿命等优点,特别适合用于角加速度和角速度动态范围大的载体进行惯性导航。因此,对无陀螺捷联惯导系统的研究越来越受到国内外专家学者的重视。本文所研究的重点是建立无陀螺捷联惯导系统的硬件环境,为验证无陀螺捷联惯导系统理论的正确性和可应用性提供实验平台。本文给出了载体上任意一点的加速度输出以及无陀螺捷联惯导系统中加速度的输出公式,在理论上验证了无陀螺捷联惯导系统的可行性。并在此基础上,重点做了以下几个方面的工作:1.分析了无陀螺捷联惯导系统导航计算机的特点,指出了传统导航计算机的不足之处,并针对无陀螺捷联惯导系统提出了具有双CPU结构的导航计算机设计方案。2.设计并实现了具有双CPU结构的无陀螺捷联惯导系统的硬件架构,包括加速度计的配置方式、系统结构设计、CPU任务划分、数据采集、双CPU通信、串口扩展等。3.编写了导航计算机系统软件,包括单片机系统软件和PC/104系统软件,并实现了双CPU的协调工作。进行了导航计算机系统的调试及运行测试,进而对系统进行了改进,提高了系统性能。测试结果表明,导航计算机系统运行可靠、反应灵敏,能够输出比较稳定的加速度计信息,为无陀螺捷联惯导系统的研究工作奠定了基础。
刘建园[9]（2009）在《基于IEEE1451.2智能传感器研究与设计》文中研究说明为了解决智能传感器产品互不兼容问题,实现在网络条件下智能传感器接口的标准化,国际标准技术协会（NIST）和国际电子电气工程师协会（IEEE）于上个世纪90年代开始陆续颁布了一套IEEE1451智能传感器接口标准。该标准的提出,为通用智能传感器提供了一个可以共同遵循的基础,实现了传感器与网络之间的互通以及接口的标准化。本文对IEEE1451标准,特别是对IEEE1451.2标准定义的智能传感器接口模型与变送器数据表单作了深入研究,基于该标准,选择合适的软硬件开发平台设计了一种网络智能传感器测量系统。该系统主要包括三方面:第一,智能变送器接口模块STIM。STIM模块微处理器用来实现对ADC（DAC）的控制以及与NCAP通信;EEPROM作为STIM和NCAP的缓冲区以及实现智能传感器的电子数据表单TEDS存储、传感器基本信息配置等功能。第二,网络适配处理器NCAP。NCAP端采用DSP为主处理器,通过网络控制模块以及精简TCP/IP协议栈,实现以太网的无缝接入;配置DSP的同步串行口,实现与PC的异步数据传输;软硬件扩展DSP I/O口,设计了基于SPI传输格式的TII总线接口;无线网络测试单元,采用无线网络模块,基于Socket技术开发了远程测控平台。第三,数据校正引擎与网络通信软件。数据校正引擎采用最小二乘实现智能传感器线性化校正与敏感参量补偿。网络通信软件开发了HTM风格的嵌入式Web服务器,使用Visual C++、SQL等开发了基于PC机的无线网络通信软件。设计的该系统能够实现智能传感器的节点信息配置,参数自校正;应用于输油管道泄漏检测,可以实现远程数据传输、动态存储与实时波形显示等功能。
于明卫[10]（2009）在《基于PCI总线超声数据采集系统的研究》文中认为传统的模拟式超声检测仪器由检测人员手工操作,存在不直观、判伤难、无记录和人为因素影响大等缺点,无法满足现代工业对超声检测的高可靠性、高效率的要求。为了提高超声检测的效率、可靠性,本文借助于IPC技术、超声检测技术研制一种性能价格比较高的超声检测虚拟仪器。在研究超声检测技术以及高频信号采集和处理技术发展趋势和PCI总线的特点基础上,提出了一种基于PCI总线的超声数据采集卡的实现方案。在硬件方面,系统由模数转换模块、数据缓冲模块、接口模块和逻辑控制模块等四个功能模块构成,着重研究了接口芯片PCI9052的数据传输方式,采用原理图+VHDL的方法设计了板卡的内部控制逻辑和数据缓冲模块,并进行了相关的时序仿真和逻辑验证。为了提高信噪比,提出了针对数据采集卡的抗干扰方法。超声采集卡驱动程序采用WinDriver开发,大大降低设计难度和缩短了设计周期。实验结果表明本系统具有良好的精度与稳定性,具有40MHz采样速率,8位采样精度,32KB高速缓存,能够满足工业超声检测的要求,实现了超声检测的数字化,为进一步实现超声检测图像化、智能化、自动化、以及缺陷的定量和定性分析奠定了良好的基础。
二、用存储器方式提高ISA总线I/O接口的数据速率（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、用存储器方式提高ISA总线I/O接口的数据速率（论文提纲范文）
（1）导波SHM系统主被动兼容型通道切换模块设计（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.1.1 结构健康监测概述 |
| 1.1.2 基于压电传感器和导波的结构健康监测技术 |
| 1.2 导波SHM系统集成的国内外研究现状 |
| 1.2.1 主动导波结构健康监测系统集成 |
| 1.2.2 被动导波结构健康监测系统集成 |
| 1.2.3 主被动兼容型导波结构健康监测系统集成 |
| 1.3 本文研究对象 |
| 1.4 本文研究意义及主要内容 |
| 第二章 主被动兼容型通道切换模块的总体架构设计 |
| 2.1 通道切换模块集成方法研究 |
| 2.2 通道切换模块硬件总体架构设计 |
| 2.3 通道切换模块软件总体架构设计 |
| 2.4 本章小结 |
| 第三章 主被动兼容型通道切换模块的硬件实现 |
| 3.1 CPCI总线接口设计 |
| 3.2 CPCI总线接口译码单元设计 |
| 3.3 通道切换控制单元设计 |
| 3.4 开关阵列单元设计 |
| 3.4.1 主被动工作方式切换开关阵列设计 |
| 3.4.2 主动切换开关阵列设计 |
| 3.4.3 被动切换开关阵列设计 |
| 3.5 硬件总体实现及在系统中的集成方式 |
| 3.6 本章小结 |
| 第四章 主被动兼容型通道切换模块的软件实现 |
| 4.1 软件工作原理研究 |
| 4.2 用户控制软件设计 |
| 4.2.1 LabVIEW软件设计 |
| 4.2.2 动态链接库软件设计 |
| 4.3 嵌入式控制软件设计 |
| 4.3.1 软件开发平台和开发语言 |
| 4.3.2 核心控制程序 |
| 4.3.3 主被动工作方式切换控制程序 |
| 4.3.4 主动切换控制程序 |
| 4.3.5 被动切换控制程序 |
| 4.4 本章小结 |
| 第五章 主被动兼容型通道切换模块的性能测试 |
| 5.1 实验设置 |
| 5.2 主动工作方式下的性能测试 |
| 5.2.1 通道切换准确性及信号一致性测试 |
| 5.2.2 通道切换速率测试 |
| 5.2.3 通道切换稳定性测试 |
| 5.2.4 系统主动损伤监测功能测试 |
| 5.3 被动工作方式下的性能测试 |
| 5.3.1 通道切换准确性测试 |
| 5.3.2 系统被动冲击监测功能测试 |
| 5.4 本章小结 |
| 第六章 总结与展望 |
| 6.1 全文总结 |
| 6.2 研究展望 |
| 参考文献 |
| 致谢 |
| 在学期间的研究成果及发表的学术论文 |
（2）用于图像目标检测的可扩展协处理器架构设计（论文提纲范文）
| 摘要 |
| Abstract |
| 主要符号对照表 |
| 1 绪论 |
| 1.1 研究背景 |
| 1.2 图像目标检测硬件加速系统架构综述 |
| 1.3 论文工作 |
| 1.4 论文结构 |
| 2 可扩展协处理器架构 |
| 2.1 协处理器特性 |
| 2.2 可扩展协处理器架构 |
| 2.3 可扩展协处理器架构设计挑战点 |
| 2.4 本章小结 |
| 3 可扩展协处理器的关键技术研究 |
| 3.1 IP相关性解决 |
| 3.2 高速数据传输机制解决 |
| 3.3 IP并行性开发 |
| 3.4 架构可扩展性与通用性解决机制 |
| 3.5 本章小结 |
| 4 可扩展协处理器关键模块设计 |
| 4.1 I/O接口模块电路设计 |
| 4.2 包处理模块设计 |
| 4.3 资源调度模块设计 |
| 4.4 数据传输单元设计 |
| 4.5 本章小结 |
| 5 可扩展协处理器验证及实现 |
| 5.1 可扩展协处理器验证 |
| 5.2 可扩展协处理器板级有效性验证 |
| 5.3 可扩展协处理器控制部件性能和参数分析 |
| 5.4 本章小结 |
| 6 总结和展望 |
| 6.1 总结与创新点 |
| 6.2 工作展望 |
| 致谢 |
| 参考文献 |
（3）基于PCI Express总线空间生物分析仪器数据传输系统设计与实现（论文提纲范文）
| 摘要 |
| abstract |
| 第1章 绪论 |
| 1.1 课题背景及意义 |
| 1.2 数据传输技术概述 |
| 1.3 数据传输系统的传输总线发展状况 |
| 1.4 PCIE总线技术 |
| 1.4.1 PCIE总线优势 |
| 1.4.2 PCIE总线拓扑结构 |
| 1.5 PCIE总线应用现状 |
| 1.6 论文内容安排 |
| 第2章 生物分析仪器数据传输系统总体设计 |
| 2.1 系统需求 |
| 2.2 生物分析仪器系统总体设计 |
| 2.2.1 系统网络结构分析 |
| 2.2.2 生物分析仪器数据传输系统网络结构设计 |
| 2.2.3 总线的选置 |
| 2.2.4 系统架构设计 |
| 2.2.5 系统集成设计 |
| 2.3 生物分析仪器的PCIE总线数据传输卡组成 |
| 2.3.1 PCIE总线接口方案 |
| 2.3.2 生物分析仪器传输卡的硬件结构分析 |
| 2.3.3 FMC接口 |
| 2.3.4 LVDS模块接收模块 |
| 2.3.5 FPGA模块实现 |
| 2.3.6 PCIE接口模块原理结构 |
| 2.4 生物分析仪器的人机交互模块设计方案 |
| 2.4.1 人机交互模块与PCIE传输卡的通信 |
| 2.4.2 人机交互模块架构设计 |
| 2.4.3 生物分析仪器的人机交互模块开发环境选用 |
| 2.5 本章小结 |
| 第3章 PCIE总线传输卡驱动程序设计 |
| 3.1 WINDRIVER开发工具 |
| 3.1.1 WinDriver简介和结构 |
| 3.1.2 WinDriver工作原理和特点 |
| 3.1.3 WinDriver对PCIE的支持 |
| 3.2 WDM驱动程序与底层硬件通信 |
| 3.2.1 Windows驱动描述 |
| 3.2.2 用户模式和内核模式 |
| 3.3 生物分析仪器驱动程序开发 |
| 3.3.1 PCIE总线传输卡通信测试 |
| 3.3.2 生物分析仪器PCIE传输卡驱动程序设计 |
| 3.3.3 生物分析仪器的驱动程序实现 |
| 3.4 传输系统实时性的实现 |
| 3.4.1 PCIE设备初始化 |
| 3.4.2 DMA视频传输 |
| 3.4.3 单步读写 |
| 3.4.4 驱动程序稳定性设计 |
| 3.5 本章小结 |
| 第4章 生物分析仪器数据传输系统应用程序开发 |
| 4.1 软件需求分析 |
| 4.1.1 用户需求 |
| 4.1.2 系统需求 |
| 4.2 系统应用程序详细结构设计 |
| 4.2.1 系统主控处理模块 |
| 4.2.2 仪器数据解析处理模块 |
| 4.2.3 用户指令打包处理模块 |
| 4.2.4 用户界面显示综合处理模块 |
| 4.2.5 参数设置模块 |
| 4.2.6 视频处理模块 |
| 4.2.7 视频回放模块 |
| 4.2.8 系统自检模块 |
| 4.3 生物分析仪器传输系统的通讯协议 |
| 4.3.1 外部接口及通讯协议 |
| 4.3.2 D1接口及协议说明 |
| 4.3.3 D2接口及协议说明 |
| 4.4 系统应用程序实现 |
| 4.4.1 系统应用程序开发环境 |
| 4.4.2 系统应用程序主界面设计 |
| 4.4.3 视频处理模块实现 |
| 4.4.4 视频显示模块的实现 |
| 4.5 系统应用程序关键技术实现 |
| 4.5.1 多线程设计与实现 |
| 4.5.2 线程同步 |
| 4.5.3 大小端问题 |
| 4.5.4 软件系统安全性设计 |
| 4.6 本章小结 |
| 第5章 系统功能测试 |
| 5.1 实验平台搭建 |
| 5.2 软件界面详细介绍 |
| 5.3 系统功能测试 |
| 5.3.1 核酸分析模块测试 |
| 5.3.2 蛋白质分析模块测试 |
| 5.4 本章小结 |
| 结论 |
| 参考文献 |
| 攻读硕士学位期间发表的论文和取得的科研成果 |
| 致谢 |
（4）基于DSP+FPGA的开放式机器人运动控制器的研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 引言 |
| 1.2 开放式运动控制系统的定义 |
| 1.3 开放式机器人运动控制器的发展现状 |
| 1.3.1 开放式运动控制系统发展现状 |
| 1.3.2 运动控制器发展现状 |
| 1.4 本课题的研究意义 |
| 1.5 本课题的研究内容 |
| 第二章 控制器体系结构研究与方案设计 |
| 2.1 基于 PC 的开放式运动控制系统体系结构的研究 |
| 2.2 基于 DSP+FPGA 的运动控制器结构形式的研究 |
| 2.2.1 基于 DSP+FPGA 的运动控制器特点 |
| 2.2.2 DSP 与 FPGA 器件选型的研究 |
| 2.3 运动控制器数据通信的研究 |
| 2.3.1 控制器的通信接口 |
| 2.3.2 控制器的通信方式 |
| 2.4 开放式机器人运动控制器需求分析 |
| 2.5 运动控制器总体方案的确定 |
| 2.5.1 开放式机器人控制系统总体结构 |
| 2.5.2 基于 DSP+FPGA 的开放式机器人运动控制器总体结构 |
| 2.5.3 基于 DSP+FPGA 的开放式机器人运动控制器软件结构 |
| 2.5.4 开放式机器人运动控制器开放性与高速控制的实现 |
| 2.6 本章小结 |
| 第三章 运动控制器硬件结构研究与设计 |
| 3.1 基于 DSP+FPGA 的开放式机器人运动控制器硬件结构 |
| 3.2 DSP 数据处理模块的研究与设计 |
| 3.2.1 TMS320C6713 DSP 处理器的特点 |
| 3.2.2 TMS320C6713 DSP 数据处理模块的结构分析 |
| 3.3 FPGA 外围电路模块的研究与设计 |
| 3.3.1 XC3S400AFPGA 器件的特点 |
| 3.3.2 FPGA 外围电路设计 |
| 3.3.3 PC104Plus 总线通信模块的实现 |
| 3.3.4 伺服控制模块的实现 |
| 3.3.5 IO 接口模块的实现 |
| 3.3.6 D/A 接口模块的实现 |
| 3.4 电源电路模块的实现 |
| 3.5 本章小结 |
| 第四章 运动控制算法的研究与实现 |
| 4.1 系统开发平台简介 |
| 4.2 控制器软件平台的构建 |
| 4.3 速度规划算法的研究与实现 |
| 4.3.1 梯形加减速控制的原理与实现 |
| 4.3.2 S 型加减速控制的原理与实现 |
| 4.4 轨迹规划算法的研究与实现 |
| 4.4.1 轨迹规划算法原理 |
| 4.4.2 线性插补算法的实现 |
| 4.4.3 圆弧插补算法的实现 |
| 4.5 曲线拟合法预处理技术的研究与实现 |
| 4.5.1 曲线拟合点集的选择方法 |
| 4.5.2 B 样条曲线拟合的实现 |
| 4.6 速度前瞻算法的研究与实现 |
| 4.6.1 速度前瞻算法原理 |
| 4.6.2 速度前瞻算法的实现 |
| 4.7 本章小结 |
| 第五章 实验与结果分析 |
| 5.1 实验环境 |
| 5.2 实验与结果分析 |
| 5.2.1 速度规划的验证 |
| 5.2.2 轨迹规划的验证 |
| 5.2.3 曲线拟合预处理算法的验证 |
| 5.2.4 速度前瞻控制算法的验证 |
| 5.3 本章小结 |
| 结论与展望 |
| 参考文献 |
| 攻读硕士学位期间取得的研究成果 |
| 致谢 |
| 附件 |
（5）高速信号采集板卡设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 引言 |
| 1.1 课题意义及来源 |
| 1.2 国内外相关课题的发展趋势 |
| 1.3 课题的任务及本文的结构安排 |
| 第二章 系统方案与总体设计 |
| 2.1 设计指标 |
| 2.2 各项指标分析与方案制定 |
| 2.2.1 模拟信号调理通道方案 |
| 2.2.2 信号采集通道方案 |
| 2.2.3 数据存储方案 |
| 2.2.4 总线传输方案 |
| 2.2.5 系统其它部分采用方案 |
| 2.3 系统整体规划 |
| 第三章 系统硬件实现 |
| 3.1 原理图设计实现 |
| 3.1.1 模拟信号调理通道设计 |
| 3.1.2 信号采集通道设计 |
| 3.1.3 数字逻辑总控单元设计 |
| 3.1.4 数据存储单元设计 |
| 3.1.5 总线接口单元设计 |
| 3.1.6 电源模块设计 |
| 3.1.7 其他模块设计 |
| 3.2 PCB设计实现 |
| 3.2.1 PCB布局 |
| 3.2.2 PCB布线 |
| 第四章 系统逻辑实现 |
| 4.1 系统总体逻辑设计 |
| 4.2 初始化逻辑单元设计 |
| 4.3 数据通道逻辑设计 |
| 4.4 DDR2 SDRAM控制器逻辑设计 |
| 4.4.1 DDR2 SDRAM控制器IP的例化 |
| 4.4.2 DDR2 SDRAM控制器本地信号的使用 |
| 4.5 PCI本地总线接口译码逻辑设计 |
| 4.5.1 PCI局部总线简介 |
| 4.5.2 PCI本地总线接口译码逻辑的实现 |
| 4.6 系统逻辑实现总结 |
| 第五章 系统调试与测试 |
| 5.1 系统调试 |
| 5.1.1 模拟信号调理通道调试 |
| 5.1.2 采样时钟通道调试 |
| 5.1.3 FPGA系统调试 |
| 5.1.4 DDR2 SDRAM接口调试 |
| 5.1.5 PCI接口调试 |
| 5.1.6 AD采样调试 |
| 5.2 系统测试 |
| 5.2.1 模拟信号调理通道测试数据 |
| 5.2.2 采样时钟通道测试数据 |
| 第六章 总结 |
| 致谢 |
| 参考文献 |
| 攻硕期间取得成果 |
| 附录 |
（6）基于Mini PCI数据采集接口电路的研究与设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 目录 |
| 第一章 绪论 |
| 1.1 课题研究背景与意义 |
| 1.2 国内外发展现状及前景 |
| 1.3 论文主要内容和章节安排 |
| 第二章 MINI PCI 总线技术 |
| 2.1 MINI PCI 总线分析 |
| 2.1.1 Mini PCI 总线应用 |
| 2.1.2 Mini PCI 总线性能 |
| 2.1.3 Mini PCI 与 PCI 总线的区别 |
| 2.2 MINI PCI 总线规范 |
| 2.2.1 Mini PCI 总线信号定义 |
| 2.2.2 Mini PCI 总线传输协议 |
| 2.2.3 Mini PCI 总线配置空间 |
| 2.3 本章小结 |
| 第三章 采集系统总体方案设计 |
| 3.1 采集系统设计要求 |
| 3.2 采集系统性能指标制定 |
| 3.3 采集系统结构设计 |
| 3.3.1 采集系统整体结构 |
| 3.3.2 开关量关键器件 |
| 3.3.3 模拟量关键器件 |
| 3.5 本章小结 |
| 第四章 数据采集接口电路设计 |
| 4.1 开关量电路设计 |
| 4.1.1 电路设计 |
| 4.1.3 设计结果分析 |
| 4.2 模拟量电路设计 |
| 4.2.1 信号调理电路 |
| 4.2.2 A/D 转换电路 |
| 4.2.3 数据缓存电路设计 |
| 4.2.4 DSP 控制电路 |
| 4.2.5 Mini PCI 接口设计 |
| 4.3 系统存储器设计 |
| 4.3.1 DSP 程序存储器接口设计 |
| 4.3.2 Mini PCI 存储器电路设计 |
| 4.4 系统外围电路设计 |
| 4.4.1 电源系统设计 |
| 4.4.2 系统时钟电路 |
| 4.4.3 系统复位电路 |
| 4.5 系统 PCB 电路板设计 |
| 4.6 系统电路仿真 |
| 4.6.1 开关量仿真 |
| 4.6.2 系统 JTAG 电路 |
| 4.6.3 模拟量仿真 |
| 4.7 本章小结 |
| 第五章 采集系统软件设计 |
| 5.1 采集系统 WDM 驱动程序设计 |
| 5.1.1 WDM 驱动程序工作原理 |
| 5.1.2 WDM 驱动程序的设计方法 |
| 5.1.3 Mini PCI 总线的 WDM 设备驱动程序[33] |
| 5.2 数据采集 DSP 程序设计 |
| 5.2.1 程序开发过程分析 |
| 5.2.2 系统的 DSP 程序设计 |
| 5.2.3 Mini PCI 接口数据输出程序 |
| 5.3 本章小结 |
| 第六章 结束语 |
| 6.1 难点与创新点 |
| 6.2 结论与展望 |
| 致谢 |
| 参考文献 |
| 附录 |
（7）SAR雷达高速数据采集与处理系统的实现（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 雷达数据采集系统概述 |
| 1.2 雷达数据采集系统的现状和发展趋势 |
| 1.3 课题来源及主要工作 |
| 第二章 数据采集和处理基础技术 |
| 2.1 数据采集系统的基本功能 |
| 2.2 数据采集系统的基本类型 |
| 2.2.1 微型计算机数据采集系统 |
| 2.2.2 直接数字控制型数据采集与处理系统（DDC） |
| 2.2.3 集散型数据采集与处理系统（DCS） |
| 第三章 系统硬件设计与优化 |
| 3.1 系统硬件组成和工作原理 |
| 3.2 PCI 总线协议芯片选择 |
| 3.3 FPGA/CPLD |
| 3.4 ADC 简介和选型 |
| 3.5 串行EEPROM 的连接 |
| 3.6 优化设计 |
| 3.6.1 消除供电系统干扰措施 |
| 3.6.2 对模拟部分的抗干扰 |
| 3.6.3 浮地法抑制干扰 |
| 3.6.4 ADC 电路优化设计 |
| 3.6.5.优化设计结果分析 |
| 第四章 系统软件设计与应用 |
| 4.1 windows 驱动程序设计 |
| 4.1.1 概述 |
| 4.1.2 驱动程序模式和开发工具 |
| 4.1.3 中断处理过程 |
| 4.1.4 采集设备驱动程序 |
| 4.2 采集处理应用软件设计 |
| 4.2.1 应用软件功能 |
| 4.2.2 应用软件开发环境 |
| 4.2.3 应用软件界面设计 |
| 4.3 数据成像处理 |
| 4.3.1 多普勒波束锐化成像原理 |
| 4.3.2 DBS 成像流程 |
| 4.4 采集系统成像处理结果 |
| 第五章 结束语 |
| 致谢 |
| 参考文献 |
| 攻硕期间取得的研究成果 |
（8）基于PC/104总线的GFSINS导航计算机系统研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第1章 绪论 |
| 1.1 捷联惯性导航系统 |
| 1.2 无陀螺捷联惯导系统 |
| 1.2.1 无陀螺捷联惯导系统的特点 |
| 1.2.2 无陀螺捷联惯导系统的发展概况 |
| 1.3 课题研究的背景及意义 |
| 1.4 论文研究的内容及主要工作 |
| 第2章 无陀螺捷联惯导系统的基本原理 |
| 2.1 引言 |
| 2.2 无陀螺捷联惯导系统的工作原理 |
| 2.3 载体上任意一点的加速度输出 |
| 2.4 无陀螺捷联惯导系统的加速度输出 |
| 2.5 加速度计的配置方案 |
| 2.6 本章小结 |
| 第3章 导航计算机系统方案设计 |
| 3.1 引言 |
| 3.2 系统需求分析 |
| 3.2.1 功能需求 |
| 3.2.2 性能需求 |
| 3.3 双CPU 结构设计方案 |
| 3.4 PC/104 工业控制计算机 |
| 3.5 STM32F103 微控制器 |
| 3.6 本章小结 |
| 第4章 导航计算机系统的硬件设计 |
| 4.1 引言 |
| 4.2 加速度计选型 |
| 4.3 加速度计信号调理电路设计 |
| 4.3.1 加速度信号调理电路设计 |
| 4.3.2 温度信号调理电路设计 |
| 4.4 模数转换模块设计 |
| 4.4.1 模数转换器AD7656 简介 |
| 4.4.2 应用AD7656 的注意事项 |
| 4.4.3 AD7656 与STM32F103 接口电路的设计 |
| 4.5 STM32F103 与PC/104 之间的数据共享设计 |
| 4.5.1 数据共享的实现 |
| 4.5.2 双端口RAM IDT7133 简介 |
| 4.5.3 IDT7133 接口电路设计 |
| 4.6 串口扩展电路设计 |
| 4.6.1 TL16C552 简介 |
| 4.6.2 利用TL16C552 实现PC/104 的串口扩展 |
| 4.7 电源模块设计 |
| 4.7.1 电源需求分析 |
| 4.7.2 电源电路设计 |
| 4.7.3 3.3V 及2.5V 电压转换 |
| 4.8 本章小结 |
| 第5章 导航计算机系统软件设计 |
| 5.1 引言 |
| 5.2 单片机系统软件设计 |
| 5.2.1 IAR EWARM 集成开发环境及配套仿真器 |
| 5.2.2 STM32 固件库 |
| 5.2.3 AD7656 接口编程 |
| 5.2.4 加速度计数据的数字滤波设计 |
| 5.3 双CPU 通信软件方案设计 |
| 5.4 PC/104 与IDT7133 接口编程 |
| 5.5 PC/104 串口程序设计 |
| 5.6 本章小结 |
| 第6章 导航计算机系统测试 |
| 6.1 引言 |
| 6.2 系统调试 |
| 6.2.1 硬件调试 |
| 6.2.2 软件调试 |
| 6.2.3 出现的问题及解决方法 |
| 6.3 系统测试及数据分析 |
| 6.4 本章小结 |
| 结论 |
| 参考文献 |
| 攻读硕士学位期间发表的论文和取得的科研成果 |
| 致谢 |
（9）基于IEEE1451.2智能传感器研究与设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 传感器的发展 |
| 1.2 本课题的提出 |
| 1.3 IEEE1451 标准智能传感器国内外研究现状 |
| 1.4 网络化智能传感器的应用前景 |
| 1.5 课题研究的目的与意义 |
| 1.6 本文的主要内容 |
| 第2章 IEEE1451 标准网络智能传感器模型 |
| 2.1 IEEE1451 标准概述 |
| 2.2 IEEE1451.2 标准 |
| 2.2.1 智能传感器接口模型 |
| 2.2.2 传感器独立接口 |
| 2.2.3 网络适配处理器 |
| 2.3 本章小结 |
| 第3章 网络智能传感器接口模块STIM 设计 |
| 3.1 智能传感器接口模块总体设计 |
| 3.2 STIM 硬件构成与功能执行 |
| 3.2.1 核心处理芯片PIC16F877 |
| 3.2.2 PIC16F877 扩展存储器 |
| 3.2.3 智能传感器独立接口 |
| 3.2.4 智能传感器电子数据表单 |
| 3.3 STIM 主控程序 |
| 3.4 STIM 访问TEDS |
| 3.5 TII 读写操作 |
| 3.6 本章小结 |
| 第4章 网络适配处理器NCAP 设计 |
| 4.1 网络适配处理器总体设计 |
| 4.2 系统硬件电路设计 |
| 4.2.1 TMS320 C5402 芯片及其功能特点 |
| 4.2.2 C5402 外扩芯片SRAM 与FLASH 及接口电路 |
| 4.2.3 网络控制器及接口电路设计 |
| 4.2.4 TMS320 C5402 与PC 通信接口设计 |
| 4.3 无线通信模块MC55 |
| 4.4 智能传感器独立接口TII 设计 |
| 4.4.1 TII 接口配置 |
| 4.4.2 TII 接口驱动设计 |
| 4.5 精简TCP/IP 的应用 |
| 4.5.1 精简TCP/IP 概述 |
| 4.5.2 精简TCP/IP 协议在系统上的实现 |
| 4.6 DSP 软件开发 |
| 4.6.1 DSP 软件设计概述 |
| 4.6.2 DSP C54X 程序结构 |
| 4.6.3 集成开发环境CCS |
| 4.7 本章小结 |
| 第5章 智能传感器网络通信软件与数据校正 |
| 5.1 嵌入式Web 服务器的实现 |
| 5.1.1 嵌入式Web 服务器与HTTP 协议 |
| 5.1.2 嵌入式Web 服务器测试 |
| 5.2 无线网络通信软件 |
| 5.2.1 Winsock 技术与无线网络通信软件 |
| 5.2.2 SQL Server 2000 数据库技术 |
| 5.3 智能传感器数据校正 |
| 5.3.1 数据校正的必要性 |
| 5.3.2 一维最小二乘法数据校正模型 |
| 5.3.3 二维最小二乘法曲面拟合 |
| 5.4 本章小结 |
| 结论 |
| 参考文献 |
| 攻读硕士学位期间承担的科研任务与主要成果 |
| 致谢 |
| 作者简介 |
（10）基于PCI总线超声数据采集系统的研究（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 超声检测及其仪器发展趋势 |
| 1.1.1 超声检测的特点 |
| 1.1.2 超声检测的发展现状和趋势 |
| 1.2 高速采集技术的研究现状 |
| 1.3 课题研究的意义和主要内容 |
| 1.3.1 本课题研究的意义 |
| 1.3.2 本课题的主要工作 |
| 2 基于PCI 总线的超声检测系统总体方案设计 |
| 2.1 PCI 总线概述 |
| 2.1.1 总线简介 |
| 2.1.2 PCI 总线的结构 |
| 2.1.3 PCI 总线的特点 |
| 2.1.4 PCI 局部总线的信号定义 |
| 2.1.5 PCI 局部总线的操作 |
| 2.2 传统超声检测仪器数字化需求分析 |
| 2.3 系统总体方案 |
| 2.3.1 总体方案框图 |
| 2.3.2 系统工作过程简述 |
| 2.4 本章小结 |
| 3 PCI 数据采集卡的硬件电路设计 |
| 3.1 模数转换模块的设计 |
| 3.1.1 CTS-23A 超声波探伤仪电路结构及其引出信号 |
| 3.1.2 模数转换芯片的选择 |
| 3.1.3 TLC5540 的结构和主要特点 |
| 3.1.4 TLC5540 的应用电路图 |
| 3.2 FPGA 内部电路设计 |
| 3.2.1 数据缓冲模块的设计 |
| 3.2.2 逻辑控制模块的设计 |
| 3.3 PCI 接口模块的设计 |
| 3.3.1 PCI 接口芯片的选择 |
| 3.3.2 PCI9052 简介 |
| 3.3.3 PCI9052 初始化配置 |
| 3.4 本章小结 |
| 4 PCB 设计和硬件电路图 |
| 4.1 PCI 板卡及连接器类型选择 |
| 4.2 PCI 扩展卡的引脚分配 |
| 4.3 PCI 扩展卡的走线、布局及去藕设计 |
| 4.4 上拉和下拉电阻的运用 |
| 4.5 本章小结 |
| 5 驱动及应用程序的开发 |
| 5.1 驱动程序类型 |
| 5.2 常用WDM 设备驱动程序开发工具比较 |
| 5.3 用户模式驱动程序的开发 |
| 5.3.1 WDM 设备驱动程序概述 |
| 5.3.2 用WinDriver 开发驱动程序 |
| 5.4 应用程序开发 |
| 5.5 本章小结 |
| 6 基于PCI 总线超声数据采集系统的应用 |
| 6.1 检测对象的建立及CTS-4020 简介 |
| 6.1.1 检测对象的建立 |
| 6.1.2 CTS-4020 简介 |
| 6.2 试验数据的处理 |
| 6.3 检测结果分析 |
| 6.4 本章小结 |
| 7 结论 |
| 7.1 结论 |
| 7.2 展望 |
| 致谢 |
| 参考文献 |
| 附录 |
四、用存储器方式提高ISA总线I/O接口的数据速率（论文参考文献）
- [1]导波SHM系统主被动兼容型通道切换模块设计[D]. 闫茂林. 南京航空航天大学, 2020
- [2]用于图像目标检测的可扩展协处理器架构设计[D]. 姜庆峰. 华中科技大学, 2019(03)
- [3]基于PCI Express总线空间生物分析仪器数据传输系统设计与实现[D]. 王可新. 哈尔滨工程大学, 2015(06)
- [4]基于DSP+FPGA的开放式机器人运动控制器的研究[D]. 林瀚. 华南理工大学, 2013(01)
- [5]高速信号采集板卡设计[D]. 杨旭. 电子科技大学, 2012(07)
- [6]基于Mini PCI数据采集接口电路的研究与设计[D]. 刘连伟. 西安电子科技大学, 2012(04)
- [7]SAR雷达高速数据采集与处理系统的实现[D]. 陈沁瑜. 电子科技大学, 2011(06)
- [8]基于PC/104总线的GFSINS导航计算机系统研究[D]. 曹国峰. 哈尔滨工程大学, 2010(05)
- [9]基于IEEE1451.2智能传感器研究与设计[D]. 刘建园. 燕山大学, 2009(07)
- [10]基于PCI总线超声数据采集系统的研究[D]. 于明卫. 西安科技大学, 2009(07)