一、晶体管放大器输出电阻及其计算（论文文献综述）
成关壹[1]（2021）在《基于STT-MRAM的新型读写电路的设计与研究》文中研究表明自旋转移力矩随机磁存储器（STT-MRAM）是一种新型的非易失性存储器,被认为是最具有潜力替代Flash的新型存储器之一,在未来的各行各业均具有广泛的应用前景。本论文针对STT-MRAM外围电路的两个主要组成部分:读电路和写电路,进行了相关的设计与研究。首先,针对深纳米级的STT-MRAM,设计了一种具有动态参考和可变容差的新型读电路,实现了极高的传感裕度（SM）和较小的读取干扰（RD）;然后,设计了一种低功耗的新型写电路,对传统的写操作结构和写操作过程进行了改进,实现了低功耗的性能。本文的主要设计与研究内容包括以下几个部分:（1）首先针对本文使用的STT-MRAM的重要器件STT-MTJ进行了建模;然后简要介绍了STT-MRAM读写电路的设计原理;最后总结归纳了当前阻碍STT-MRAM读写电路发展的主要问题及现存解决这些问题的设计方案存在的缺陷。（2）设计了一种STT-MRAM的新型读电路,主要从参考单元,位线电压和灵敏放大器等方面进行了改进。在设计中,针对传统的固定参考单元,提出了产生动态参考电压的方案,极大的改善了读取传感裕度（SM）;针对较大的读电流容易引起读取干扰（RD）的问题,提出了一种产生位线钳位电压的方案,降低了读取干扰;针对PVT变化对电路的影响,提出了一种新型的灵敏放大器,增强了电路的抗干扰能力。（3）设计了一种STT-MRAM的新型写电路,主要从写操作结构和写操作过程进行了改进。该电路首先针对STT-MRAM双向写入不对称现象,设计了一种混合式写操作结构,降低了从“1”到“0”过程中30%的功耗;然后,针对传统的写操作过程,设计了一种具有写操作完成检测电路和自写终止电路的写验证电路,可以实时检测写操作状态,并及时调整写驱动状态,相对于传统的写操作过程,可以节省约50%的功耗。（4）针对本文提出的STT-MRAM新型读写电路对电压的要求,提出了一套符合该要求的电源管理电路,主要由带隙基准电路和LDO电路组成。在该电路中,首先采用了一种输出电压可调的带隙基准电路,该电路可以实现1V以下的带隙电压源,然后在上述的带隙基准电路提供基准电压的基础上设计了一种全集成的LDO电路,满足了上述读写电路所需电压的要求。
徐江[2]（2021）在《胶囊内窥镜的无线供能技术研究与芯片设计》文中认为随着现代半导体技术的日趋完善,生物医学领域产品越来越人性化,适应人们极致的健康体验。胃肠道疾病作为日益高发的病症,研究人员一直着手其无痛无创的检测方法的研究。无线胶囊内窥镜（WCE）作为一项较优的方法已用于临床检测,其体积大小以及检测效率问题一直制约着该技术的广泛应用,集成电路技术正在突破此瓶颈,在完善功能的同时,为胶囊内部电路工作提供足够能量也显得十分重要。射频能量广泛分布在环境里面,传统的能量收集电路是对已有功率密度及达到的热点进行收集,本文拟采用能量发送接收模式,对胶囊内装置进行供电。本文主要围绕射频能量对人体的制约和相应能量接收电路进行了分析与设计,工作如下:1、在已有人体电磁模型的基础上,分析了不同信号频段穿过人体的辐射及路径损耗,同时考虑到接收端天线的效应,选择出合适的频段。从而进行了链路预算分析,为电路设计提供理论依据和指标要求。2、为了在较宽输入功率范围下,整体电路达到较高的功率转换效率（PCE）及输出电压,本文对RF-DC电路进行了优化。通过对两级整流器的串并联转化,设计了可重构性能的整流器。仿真表明,在-23.7dBm～-6.7dBm输入功率范围,负载为300KΩ时,输出电压最大可达2.71V,在接近14dBm范围下PCE达到了20%以上,最高可达28%。3、构建了一套由升压匹配模块、可重构RF-DC电路、LDO电路及储能模块构成的射频能量接收系统,并进行了整体仿真。其中LDO电路里面包括一款高性能基准电压源,该基准具有较高的电源电压抑制比（PSRR）,实现了LDO输出稳定1.8V,且有较低纹波。4、分析了多脉冲跳时超宽带（TH-UWB）信号的优越性,然后设计了一款OOK调制发信机,并进行了流片与测试,最后对测试结果进行了分析。
刘海峰[3]（2021）在《面向毫米波相控阵的CMOS移相器设计实现》文中指出移相器（Phase Shifter）是一种控制信号相位变化的控制元件,在相控阵天线系统中扮演着重要角色。相控阵天线利用电子扫描方式具有快速波束赋形的特点,从而使得相控阵雷达具有稳定跟踪多批高速机动目标的能力。近年来,随着Io T、大数据、AI技术的发展,6G时代已悄然起航。无线通信、相控阵、射频收发等技术正在经历又一轮的技术革新,移相器作为其中的关键模块,也在不断地向纵深发展。为此,本论文基于TSMC 65nm CMOS工艺,对面向毫米波相控阵的移相器电路展开研究,主要工作和研究成果如下:1.详细分析了反射型、开关型、延时型、矢量合成型移相器的实现原理,结构特点,以及国内外的研究现状和主要成果,重点讨论了射频移相架构、本振移相架构、中频移相架构、数字移相架构的优缺点,明确了硅基射频移相架构下矢量合成型移相器的技术优势。认真研究了矢量合成型毫米波有源移相器设计中的两个关键模块电路:正交信号发生器和可变增益放大器。分别对他们的实现原理,结构特点,以及国内外的研究现状和主要成果进行了总结,同步给出了他们的关键理论分析。上述研究内容为毫米波有源移相器的设计和优化提供技术铺垫和理论预备。2.设计了一款具有高正交精度的正交信号发生器电路。具体来说,在共源放大级引入电感与其栅漏寄生电容谐振,从而在宽频带范围内提高正交信号发生器的正交精度。在整个Ka波段实现相位失配0.02°-2.5°,幅度失配0.7-1.25 d B。此外,用3×4的晶体管阵列构造等效Cascode放大结构设计了一款数控可变增益放大器电路。具体来说,共源共栅管用3×4的晶体管阵列等效,阵列中晶体管的栅极分别通过数字开关连接至VDD或者GND,通过可编程数字控制信号打开或者关闭其中的部分晶体管来改变整个电路的等效跨导,进而控制其增益。基于上述两个关键模块电路设计了一款工作在整个Ka波段的具有稳定相位误差和幅度误差,而且在功耗和芯片面积方面具有一定竞争力的6位矢量合成型毫米波有源移相器。实现移相精度小于5.625°,均方根相位误差1.8°-2.8°,均方根幅度误差0.9-2.1 d B,该款矢量合成型毫米波有源移相器在1.2 V供电电压下,最大功耗8.9 m W,芯片面积0.4 mm2。需要强调的是该款移相器可以被扩展成移相精度更高且性能更加优良的毫米波有源移相器,非常适用于毫米波相控阵系统。3.设计了一款超宽带高增益的低噪声放大器电路。该款LNA采用4级放大结构,其中第一级和第四级采用感性负反馈互补共源结构以实现超宽带和高增益之目的,第二级和第三级采用感性负载共源结构进一步提高其增益,结合TSMC65nm CMOS工艺的低噪声和高增益特性,在27-40 GHz频段范围内实现了噪声系数1.5-1.7 d B,增益22-27 d B。在中心频率33.5 GHz,输入功率-40 d Bm情况下的IP1d B为-29.2 d Bm。在频率33.5 GHz和33.6 GHz,输入功率-40 d Bm情况下进行双音测试,设计的LNA的IIP3为-21.18 d Bm。该款超宽带高增益LNA在1.2 V供电电压下功耗为12.7 m W,芯片面积为0.2374 mm2。4.设计了一款工作在整个Ka波段性能卓越的LNA-PS电路。该LNA-PS电路由超宽带高增益低噪声放大器级联高正交精度的正交信号发生器再级联使用了等距缩放技术的可变跨导型可变增益放大器组成。该款LNA-PS电路的平均噪声系数1.51-2.4 d B,平均增益11.8-22.4 d B,平均幅度5.9-11.2 d B,均方根相位误差1.1°-15.3°,均方根增益误差5.7-6.9 d B,均方根幅度误差2.86-3.48 d B,均方根噪声系数误差低于1.56 d B,同时具备以近似2.8125°的移相步进覆盖360°的移相范围,本次设计的LNA-PS电路在1.2 V供电电压下消耗电流16.83 m A,芯片面积0.696 mm2。
梁振昊[4]（2021）在《第三代半导体GaN微波功率放大器阻抗匹配的温度特性》文中研究指明微波功率放大器广泛运用在了众多领域之中,例如移动通信基站、雷达、卫星通信、航空航天等。第三代半导体材料GaN以其禁带较宽、高击穿场强、高电子饱和漂移速度、热导率高、化学性质稳定等优点在微波功率放大器的设计中扮演着不可缺少的角色。但由于Al GaN/GaN异质结高电子迁移率晶体管（HEMT）通常在温度较高和功率较大条件下工作,器件的温度特性和可靠性成为必须重点关注的问题。在微波功率放大器的设计过程中,输入/输出匹配电路的设计是最关键的部分。本论文提出了一种在柔性衬底上打印的微带线作为匹配元件,通过电容电感匹配和打印的微带线匹配两种方法设计了匹配电路,并在此基础上对微波功率放大器的温度特性进行了研究,最后设计了一款5.3～5.9GHz的功率放大器。论文主要研究内容如下:1、提出了在用喷墨打印技术打印微带线时,以分段式渐变和连续渐变两种方式的渐变微带线使传输线的特性阻抗保持在微波系统最常用的指定阻抗50欧姆,并通过仿真验证了渐变传输线的可行性。利用TDR仿真模拟了不同类型传输线的阻抗,通过不同斜率和不同长度微带线的时域仿真和S参数仿真,验证了印刷的渐变微带传输线可以作为半导体芯片和印刷电子器件在柔性衬底上异构集成的互连。2、选择Cree公司CGHV60040D的GaN HEMT微波功率放大芯片进行了温度特性的探究。对功放管进行直流扫描仿真确定静态工作点,然后设计偏置电路及进行稳定性分析。接着进行了负载牵引仿真和源牵引仿真,确定5.3～5.9GHz下-70°C～150°C以每20°C为间隔的各个温度下功放管的负载阻抗和源阻抗,考察了温度变化对功放管负载阻抗和源阻抗的影响。用电容电感匹配的方式和柔性衬底打印微带线匹配的两种方式设计微波功率放大器的输入输出匹配电路,并详细考察了其温度特性。3、设计了一款5.3～5.9GHz微波功率功率放大器。采用电容电感匹配和打印的微带线匹配两种方法设计输入和输出匹配电路。对该微波功率放大器进行了小信号和大信号仿真,以保证在两种匹配方法下微波功率放大器的S21大于10d B、S11和S22优于-10d B、功率增益峰值大于9d B、峰值饱和输出功率大于45d Bm、峰值效率大于40%。仿真结果证明,两种匹配方式下的微波功率放大器性能指标都达到了要求。
韦祖迎[5]（2021）在《基于InP HBT工艺的高速折叠内插ADC的研究和设计》文中研究说明模数转换器（Analog-to-digital converter,ADC）可以将模拟信号转变为易于计算机处理的数字信号,在信号处理系统中起着至关重要的作用。随着人们越来越追求快速地处理信息,高速ADC成为了模数转换器的一个重要分支,而折叠内插ADC有着堪比全并行ADC的处理速度,同时其电路规模和功耗却相对较小,是高速ADC中的重要研究对象。由于异质结晶体管（HBT）相比CMOS晶体管有着更高的截止频率,广泛的应用于超高速ADC的设计,因而,本文基于1.5μm的InP HBT工艺,设计了一款转换精度为8bit、采样速率为6GHz的高速折叠内插ADC。这款ADC采用全差分电路结构和全NPN管进行设计,整体框架为3-bit的粗量化和5-bit的细量化,主要电路有采样保持电路、粗量化器和细量化器,其中细量化器包括折叠内插电路、比较器电路和细量化编码电路。由于所用工艺的晶体管的电流放大系数β较小,相同射极电流的情况下基极电流过大,而折叠放大器过大的基极电流流入参考电阻串会对过零点的精确性产生影响,从而影响ADC的有效位数。针对基极电流的问题,对折叠放大器进行了一定的改进,在折叠放大器和参考电阻串之间增加射随器电路,此射随器的尾电流可以设计得比较小,因而其基极电流也会比较小,从而减小了由基极电流引起的过零点偏差。在比较器电路中,增加了预放大电路并采用两级锁存的电路结构,这不仅可以提高比较器分辨小电压的能力,而且还能有效的改善比较器的亚稳态以及提高比较器的噪声性能。在细量化编码电路中,比较器输出的温度计码可能会产生错误的码字,为了减小比较器的误码率采用了气泡码校正电路。对设计的ADC进行仿真验证,在采样频率6GHz、电源电压5V、输入信号满摆幅1.6V、输入信号频率为500MHz的条件下,前仿真结果显示,ADC的有效位数为7.33bit,后仿真的有效位数为7.07bit,所有电路的总功耗为13W。
焦健雄[6]（2021）在《高功率线性化RDSS MMIC功率放大器芯片设计》文中指出中国北斗卫星导航系统提供全球范围的自主地理空间定位业务,第一代和第三代北斗卫星导航系统除了无源卫星导航功能外,还提供了短报文通信和位置报告业务的卫星无线电测定业务（RDSS,Radio Determination Satellite Service）,其中功率放大器是RDSS卫星通信导航终端中关键器件。RDSS卫星通信导航终端具有与卫星的通信距离远、电池供电寿命长、RDSS信号保真度高等要求,对RDSS功率放大器输出功率、效率、线性度提出了更高的要求,研究实现高功率高效率线性化RDSS功率放大器有重要科学意义和工程应用需求。本文采用In Ga P/Ga As HBT MMIC工艺,设计出一款5瓦级RDSS功率放大器芯片。本文的主要研究工作和贡献如下:1.采用电流镜结构设计出自适应线性化偏置电路,路-场仿真得到三级放大式5瓦RDSS功率放大器中第一级HBT的基极-发射极电压变化率在-20d Bm～4d Bm射频输入功率范围内为8%,第二级HBT的基极-发射极电压变化率在-10d Bm～10d Bm射频输入功率范围内为4%,第三级HBT的基极-发射极电压变化率在-10d Bm～20d Bm射频输入功率范围内为10%;各级HBT的集电极偏置电流在-25℃～70℃温度范围内的变化率分别为11.25%、1.4%和4.3%。仿真结果表明HBT偏置电路的温度/输入射频功率稳定性高,显着地降低了温度上升、输入射频功率增大导致的直流偏置点飘移量。2.设计出输入信号功率增大时增益扩张、相位超前的射频预失真电路,并用于改善功率放大器的线性度,路-场仿真得到射频预失真式功率放大器芯片的P1d B较无射频预失真功放芯片的P1d B提高了2 d B。3.设计出二次、三次、五次谐波高抑制度的末级HBT输出匹配电路,路-场仿真获得该输出匹配电路的二次、三次和五次谐波损耗分别为37 d B、50 d B和32d B,其使功放芯片的功率附加效率提高了1.375%。4.设计出功率放大器芯片的LGA封装结构,对4 mm×4 mm×1 mm封装式5瓦功放芯片进行了电路、电磁、热学等特性仿真,路-场-热多物理场协同仿真得到射频预失真式5瓦RDSS功放芯片在1.6GHz～1.65 GHz频段内,线性增益高于38.02 d B、增益平坦度小于0.08 d B,输入输出驻波比分别优于1.22:1和1.98:1,P1d B、饱和输出功率分别高于37.28d Bm和37.84 d Bm,饱和输出功率时功率附加效率高于36.5%,二次/三次/五次谐波的抑制度皆优于62.5 d Bc;在70℃环境温度下,HBT的结温小于193.74℃,具有较长的使用寿命,偏置及输出匹配电路PCB的温度小于128℃,远低于PCB许可的最高工作温度,热稳定性高。本文研究设计的5瓦RDSS功放芯片具有高线性度、高效率、高热稳定性等优势,为高性能RDSS终端功率放大器研制提供了一个有价值的技术方案。
罗磊[7]（2021）在《Ku波段硅基相控阵收发组件关键技术研究与芯片设计》文中进行了进一步梳理随着微波毫米波集成电路技术的进步,有源相控阵雷达技术也在不断的发展。T/R（Transmit/Receive）组件作为相控阵雷达中的关键部件,其性能直接影响到相控阵雷达的整体性能。为了适应相控阵雷达系统多功能、高集成、高性能、低成本的发展需求,CMOS和SiGe BiCMOS等硅基半导体工艺已被广泛应用于T/R组件电路设计中。因此,采用硅基工艺对T/R组件中的电路进行研究和设计具有重要的现实意义和应用价值。本文致力于Ku波段硅基相控阵收发组件的关键技术研究与芯片设计。基于0.13 μm SiGe BiCMOS工艺,本文完成了 6-18 GHz宽带无源巴伦、两款12-18 GHz单刀双掷开关、15-17 GHz低噪声放大器、14-16 GHz单级功率放大器、14-18 GHz两级功率放大器、12-17 GHz 6位数控步进衰减器、10-18 GHz 6位数控有源移相器、6-18 GHz 6位数控有源移相器和13-15 GHz硅基幅相控制多功能系统芯片的流片验证。本文基于0.13 μm SiGe BiCMOS工艺,提出了一种适用于微波、毫米波电路设计的路场混合仿真方法。在对无源巴伦研究分析的基础上,采用开路短截线补偿技术,设计了一款工作在6-18 GHz频率范围内,幅度平衡度和相位平衡度优良的宽带无源巴伦芯片,为后续章节有源移相器的设计提供所需的巴伦。测试结果表明:在6-18 GHz频率范围内,该宽带无源巴伦幅度不平衡度小于1 dB,相位不平衡度小于2.2°。本文基于0.13 μm SiGe BiCMOS工艺,采用深N阱NMOS射频nfettwrf晶体管和dgnfettwrf晶体管,使用串并联电路结构并结合衬底浮接技术和LC谐振技术,设计了两款工作在12-18 GHz频率范围内的单刀双掷开关芯片。测试结果表明:1.小线性度串并联单刀双掷开关插入损耗小于1.97dB,开关隔离度大于-29.5dB,开关线性度大于11.98dBm;2.线性度可调串并联单刀双掷开关损耗小于2dB,开关隔离度大于-37.5dB,开关线性度最高可达26.8 dBm。本文基于0.13 μm SiGe BiCMOS工艺,使用SiGe HBT晶体管,设计了一款工作频段位于15-17 GHz,带有片内温度补偿电路和ESD保护电路的低噪声放大器芯片。测试结果表明:在15-17 GHz频段范围内,增益S21为15.1～13.6 dB,噪声系数为3.4～3.8 dB,输入端口S11小于-9.1 dB,输出端口S22小于-10.4 dB,输入线性度IP-1dB大于-9.8 dBm。本文基于0.13 μm SiGe BiCMOS工艺,使用SiGe HBT晶体管,设计了两款工作频段位于Ku波段的功率放大器芯片。测试结果表明:1.单级功率放大器的工作频段位于14-16 GHz,增益 S21 为 9.3～7.3 dB,输入端口 S11 为-8.4～-12.4 dB,输出端口 S22 为-5～-6.2dB,输出线性度OP-1dB最大可达17.83dBm,最大功率附加效率PAE可达17.9%;2.两级功率放大器的工作频段位于14-18 GHz,增益S21为22.4～26.9 dB,输入端口S11为-6.5～-20.7 dB,输出端口-3.3～-7dB,输出线性度OP-1dB最大可达21.43dBm,最大功率附加效率PAE可达18%;本文基于0.13 μm SiGe BiCMOS工艺,对数控衰减器中常用的衰减单元电路进行了相应的分析和研究,在研究的基础上提出了一种新的电容补偿方法,设计了一款工作频段位于12-17 GHz的6位数控衰减器芯片。测试结果表明:在12-17 GHz频率范围内,衰减器输入端口 S11<-13 dB,输出端口 S22<-14 dB,插入损耗为6.99～9.33 dB,最大衰减量为31.8～30.3 dB,衰减RMS幅度误差值为0.58～0.36 dB,衰减RMS相位误差值为2.06°～3.46°,输入线性度 IP-1dB 为 13.6～16.2 dBm。本文基于0.13 μm SiGe BiCMOS工艺,使用宽带无源巴伦,结合两级RC多相滤波器和正交全通滤波器电路结构,采用矢量调制的方法设计了两款6位数控有源移相器芯片。同时,对有源移相器电路中所要使用到的电路模块进行了详细的分析和介绍。测试结果表明:1.10-18 GHz 6位数控有源移相器输入端口 S11<-8.9 dB,输出端口 S22<-11.5 dB,增益幅度S21为-10.1～-12.8 dB,移相RMS幅度误差小于1.1 dB,移相RMS相位误差为1.5°～3.7°,在0°移相状态（参考态）下,输入线性度IP-1dB为9.4～11.2 dBm;2.6-18 GHz 6位数控有源移相器输入端口S11<-9.2 dB,输出端口 S22<-10.4 dB,增益幅度S21为S21为-1.85～0.95 dB,移相RMS幅度误差小于1.04 dB,移相RMS相位误差小于4.36°,在0°移相状态（参考态）下,输入线性度IP-1dB为5.4～8 dBm。本文基于0.13 μm SiGe BiCMOS工艺,结合所研究的各个子模块电路,设计了一款工作频段位于13-15 GHz的硅基幅相控制多功能系统芯片。测试结果表明:在13.6～15.5 GHz频率范围内,接收链路增益大于7 dB,噪声系数值为10.2～17.8dB。在13～15 GHz频率范围内,接收链路移相RMS幅度误差为1.07～1.46 dB,移相RMS相位误差为3°～4.51°,最大衰减范围为29.5～28.2 dB,衰减RMS幅度误差为0.81～1.42 dB,衰减RMS相位误差为3.47°～4.8°,在14 GHz频率处的输入1dB压缩点为-15.4 dBm;在13.2～15.1GHz频率范围内,发射链路增益大于5 dB。在13～15 GHz频率范围内,发射链路移相RMS幅度误差为0.33～2.07 dB,移相RMS相位误差为3.4°～4.89°,最大衰减范围为29.2～28 dB,衰减RMS幅度误差为1～1.67 dB,衰减RMS相位误差为3.38°～6.46°,在14 GHz频率处的输入1dB压缩点为4.6 dBm,饱和输出功率为13 dBm。初步实现了相应的衰减移相功能,并为后续的设计改进提供了坚实基础。
张昊[8]（2020）在《宽带接收机射频前端模组中关键电路的研究与设计》文中认为近些年来,无线通信技术迅速发展,通信设备被广泛应用于各种场景,市场对无线终端的要求趋向于多功能化、集成化。在此背景下,能兼容多种无线通信标准的宽带射频接收机成为了目前电路设计领域的研究重点。同时,随着人们的现代生活与各种通信设备的联系愈发紧密,无线终端的发展趋于小型化、便携化。然而,在不断更新换代的无线终端中,射频模块却更加复杂。这一矛盾促使了高度集成化的射频前端模组（Front-End Module,FEM）成为了目前无线终端中射频模块的主流架构。在射频集成电路制造工艺方面,绝缘体上硅（Silicon On Insulator,SOI）工艺的发展十分引人瞩目,优良的高频性能和相对较低的成本使之在射频电路芯片的设计制造中极具竞争力。本文基于Global Foundries 130-nm SOI CMOS工艺,对射频接收前端模组（Rx FEM）中的关键电路模块—低噪声放大器（Low Noise Amplifier,LNA）与射频开关进行了研究与设计,并完成了相关的流片工作,通过板上测试对电路设计进行了验证。针对射频接收模组中LNA电路的超宽带、低噪声和小尺寸等要求,本文提出了一种基于局部有源反馈结构的差分共源级LNA,在传统有源负反馈结构基础上重新选取反馈节点,改善了带宽和线性度。同时结合电流复用结构,优化了带宽和噪声性能,并在主放大通路上耦合了高频段的反相信号,补偿了高频段的增益。此外还结合了噪声抵消技术,提升了噪声性能。本电路结构目前已在GF 130-nm SOI CMOS工艺下完成了流片和板上测试工作,测试性能如下:工作频率覆盖0.5～3.5 GHz,带内输入输出匹配良好,同时实现了 20.5 dB的电压增益和3.49 dB的带内最小噪声系数,输入三阶交调点最高为-6 dBm,由于未使用片上电感,芯片核心电路部分的面积仅为0.031mm2。电路采用单电源供电,在1.5 V电源电压下功耗为15.2 mW。针对射频接收前端模组中射频开关电路的低损耗、高线性度等要求,本文提出了一种体端自偏置SP4T宽带射频开关,开关晶体管的体偏置方式采用二极管连接,实现了体端电压的动态自偏置,简化了控制电路的结构,同时通过晶体管堆叠串联分压、引入负压偏置等措施改善电路线性度。此外还设计了基于负压产生电路的控制器电路。该射频开关电路采用GF 130-nm SOI CMOS工艺设计并进行了流片和板上测试。芯片采用单电源供电,不需要外接负压源,板上测试性能如下:在0.5-3GHz的工作频带上实现了 0.2-0.49 dB的插入损耗和20 dB以上的隔离度,P0.1dB达到为+38.5 dBm,在输入信号功率为+35 dBm的条件下,频带内二次谐波为93 dBc,三次谐波为76 dBc。
韩孟林[9]（2020）在《高能效MRAM读写关键电路技术研究及应用》文中研究表明随着晶体管工艺尺寸的微缩,集成电路的静态功耗不断增加,其工作频率也受到互连延时的限制。芯片可通过构建非易失性的缓存和主存来消除静态功耗,同时非易失性存储器可在后道工序中直接集成在CMOS电路上以减小互连延时。主流非易失存储器中MRAM被视为下一代理想的存储代替方案之一,但其存在天然磁阻率低、高温进一步降低磁阻率、以及读取电流过高产生的读串扰等问题。这些导致了MRAM灵敏放大器读取成功率及基于MRAM的读取式存内计算精度均低于设计预期。实现高能效MRAM灵敏放大器与存内计算方法是解决该问题的关键。本文首先设计了高感知裕度、高速、高稳定性（High Margin、Speed、Stabilit,HMSS）灵敏放大器,其通过电流镜增大采样电流,实现两倍于传统电流型灵敏放大器的电流裕度;其次设计了三倍裕度灵敏放大器（Triple sensing Margin SA,TM-SA）,通过动态牺牲其一参考源与数据单元之间的裕度以提升另一参考源与数据单元之间的裕度,增加了电路复杂度,实现三倍电流裕度的提升。后又设计流水线电压型灵敏放大器（Pipeline VSA,PVSA）,通过充电式读取和放电式读取交替进行,实现两个读取周期内仅对位线进行一次完整的充电。最后是基于两种新型MRAM器件实现四种写入式存内计算,其运算过程中仅产生写入功耗和写入延时。仿真结果显示:SMIC 28nm工艺下,HMSS实现当磁阻率（Tunnel Magnetoresistance ratio,TMR）降低至50%时,读取成功率仍高出所对比先进灵敏放大器3%以上。基于14nm Fin FET工艺,TM-SA进行了1 Mb MRAM流片,当TMR降低至40%（参考电路的该值为90%）时,其读失效率首次提升至10%以上。TSMC 28nm工艺下,PVSA相较于对比对象降低能耗48%以上。四种写入式存内计算中,自旋轨道矩式存内计算具有最优功耗（0.784μW）,自旋转移矩辅助的压控磁各向异性式存内计算具有最优延时（1.19ns）。
鲁纬[10]（2020）在《应用于RFID标签芯片的LDO稳压供电电路设计》文中研究表明微电子与信息技术的飞速发展推动了移动便携设备的发展。为了获得更好的便携体验,电子设备逐渐向更便捷、功耗更低等方向发展;此外,单芯片集成多功能模块对电源管理技术提出了各种不同的新需求。RFID（Radio Frequency Identification）技术,又称无线射频识别,是一种通信技术,利用射频信号识别特定物体。该技术具备多方面的优势,被广泛应用于服装行业、物流管理、电子支付等各界领域。RFID标签芯片作为该技术不可或缺的一部分,也备受人们关注。标签芯片的电源对标签灵敏度影响较大,其电源管理模块就显得尤为重要。电源模块必须具备快速响应能力,当负载电流发生突变时,输出电压会有很大的过冲,对于数字电路来说,调整不及时很可能会发生逻辑错误。标签芯片的电源设计还面临着很多挑战,比如面积限制、高于90%的转换效率、低功耗模式下的低漏电流和低静态电流等等。LDO（Low Dropout Regulator）电路因其具有快速响应、低功耗、结构简单等优势,很适合应用于RFID标签芯片的电源模块。本文设计了一种应用于标签芯片的LDO稳压供电电路,满足其响应速度、输出稳定、低功耗的应用。本文主要的创新是提出了一种基于FVF（Flipped Voltage Follower）双反馈的电路结构,该结构提高了反馈环路的瞬态响应速度。其次,采用宽摆幅共源共栅电流镜结构,设计了一种低温度系数的带隙基准。本文采用SMIC 0.18μm CMOS工艺,对设计的LDO电路进行仿真分析。其中运算放大器选择两级放大器在仿真优化下即可达到设计要求,其增益为60d B,相位裕度为72°,满足运放的稳定性要求。带隙基准模块在基于Widlar结构的基础上,采用宽摆幅共源共栅电流镜结构,实现了在较宽的电压范围内正常工作,稳定输出电压为1.21V,温度系数为6.725ppm/℃的带隙基准电路。此外,该带隙基准与本文提出的基于FVF的双反馈电路结构,共同构成完整的LDO电路。整体电路通过Cadence软件仿真调试,结果表明:频率在1k Hz情况下,电源抑制比为62.6d B,相位裕度为65°,达到电路稳定的设计标准,瞬态输出过冲电压小于3.36m V,恢复时间为2.72μs,下冲电压小于3.45m V,恢复时间为2.75μs,满足了相应的指标要求。
二、晶体管放大器输出电阻及其计算（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、晶体管放大器输出电阻及其计算（论文提纲范文）
（1）基于STT-MRAM的新型读写电路的设计与研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 STT-MRAM读写电路国内外的研究现状 |
| 1.2.1 国内的研究动态及发展趋势 |
| 1.2.2 国外的研究动态及发展趋势 |
| 1.3 论文主要内容与章节安排 |
| 第二章 STT-MRAM读写电路的基础研究 |
| 2.1 STT-MTJ的器件模型 |
| 2.1.1 STT-MTJ电阻模型 |
| 2.1.2 STT-MTJ翻转行为模型 |
| 2.1.3 STT-MTJ的特性仿真验证 |
| 2.2 STT-MRAM的传统数据读写的原理与电路设计 |
| 2.2.1 STT-MRAM的数据读取原理与电路的设计 |
| 2.2.2 STT-MRAM的数据写入原理与电路的设计 |
| 2.3 STT-MRAM数据读写操作的技术瓶颈与当前电路设计的缺陷 |
| 2.3.1 STT-MRAM数据读取操作的技术瓶颈与当前电路设计的缺陷 |
| 2.3.2 STT-MRAM数据写入操作的技术瓶颈与当前电路设计的缺陷 |
| 2.4 本章小结 |
| 第三章 STT-MRAM新型读取传感电路的设计 |
| 3.1 动态参考单元的设计 |
| 3.2 位线钳位电压产生电路的设计 |
| 3.3 新型灵敏放大器的设计 |
| 3.4 电流输送机的设计 |
| 3.5 STT-MRAM读取传感电路整体结构的设计 |
| 3.6 新型读取传感电路的仿真与版图设计 |
| 3.6.1 新型灵敏放大器输出电压V_(O1)的仿真设计 |
| 3.6.2 新型读取传感电路的相关参数仿真设计 |
| 3.6.3 新型读取传感电路的位错率BER |
| 3.6.4 新型读取传感电路的版图设计 |
| 3.7 本章小结 |
| 第四章 STT-MRAM新型写入电路的设计 |
| 4.1 新型STT-MRAM写入结构的设计 |
| 4.2 无读取验证的写操作电路的设计 |
| 4.2.1 STT-MRAM写操作验证电路的设计 |
| 4.2.2 STT-MRAM写驱动电路及低写入电压的设计 |
| 4.3 STT-MRAM新型写入电路的整体结构与驱动信号的逻辑设计 |
| 4.4 STT-MRAM新型写入电路的仿真与版图设计 |
| 4.4.1 STT-MRAM新型写入结构的仿真 |
| 4.4.2 STT-MRAM新型写入电路的整体仿真与版图设计 |
| 4.4.3 STT-MRAM新型读写电路的联合仿真 |
| 4.5 本章小结 |
| 第五章 STT-MRAM新型读写电路的电源管理模块的设计 |
| 5.1 带隙基准电路的设计 |
| 5.1.1 带隙基准电路的设计原理 |
| 5.1.2 输出可调的带隙基准电路 |
| 5.2 LDO电路的设计 |
| 5.2.1 LDO电路的基本原理 |
| 5.2.2 全集成LDO的电路设计 |
| 5.3 整体电源模块的实现 |
| 5.4 本章小结 |
| 第六章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 致谢 |
| 参考文献 |
| 附录:作者在攻读硕士学位期间发表的论文 |
（2）胶囊内窥镜的无线供能技术研究与芯片设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| §1.1 研究背景及意义 |
| §1.2 无线胶囊内窥镜(WCE)的研究现状 |
| §1.2.1 胶囊内窥镜系统供电的研究现状 |
| §1.2.2 射频能量收集技术研究进展及应用 |
| §1.3 主要研究工作及创新 |
| §1.3.1 论文的主要工作 |
| §1.3.2 论文的创新点 |
| §1.4 论文的组织结构与安排 |
| 第二章 人体区域通信理论基础及链路预算 |
| §2.1 人体区域通信概述 |
| §2.1.1 应用前景 |
| §2.1.2 可用频段 |
| §2.2 人体区域信道建模 |
| §2.2.1 人体电磁特性 |
| §2.2.2 路径损耗模型 |
| §2.3 人体区域通信性能分析 |
| §2.3.1 SAR分析 |
| §2.3.2 体内ISM频段通信 |
| §2.3.3 链路预算 |
| §2.4 本章小结 |
| 第三章 射频能量接收系统基本原理及设计 |
| §3.1 升压匹配网络的设计 |
| §3.1.1 电路 |
| §3.1.2 仿真 |
| §3.2 整流电路的设计 |
| §3.2.1 传统结构 |
| §3.2.2 整流电路改进方案 |
| §3.2.3 可重构方案 |
| §3.2.4 仿真结果 |
| §3.3 LDO电路中的电压基准设计 |
| §3.3.1 电压基准源整体架构 |
| §3.3.2 亚阈值区电流特性 |
| §3.3.3 纳安级电流源产生电路 |
| §3.3.4 基准电压产生电路及补偿单元 |
| §3.3.5 基准版图与仿真结果 |
| §3.4 LDO的设计 |
| §3.4.1 误差放大器的选择 |
| §3.4.2 调整管的选择 |
| §3.4.3 反馈网络和补偿网络 |
| §3.4.4 电路的仿真 |
| §3.5 存储电路的选择 |
| §3.5.1 储能设备分析 |
| §3.5.2 储能电路的选择 |
| §3.6 系统整体仿真验证 |
| §3.6.1 版图规则及设计考虑及总版图 |
| §3.6.2 仿真结果及分析 |
| §3.7 本章小结 |
| 第四章 发信机的设计与流片 |
| §4.1 多脉冲TH-UWB发信机的设计 |
| §4.1.1 整体结构框图 |
| §4.1.2 电路设计 |
| §4.1.3 前仿真 |
| §4.2 芯片版图和测试结果分析 |
| §4.2.1 版图设计及后仿真 |
| §4.2.2 芯片测试 |
| §4.3 本章小结 |
| 第五章 论文总结与展望 |
| §5.1 论文总结 |
| §5.2 论文展望 |
| 参考文献 |
| 致谢 |
| 作者在攻读硕士期间的主要研究成果 |
（3）面向毫米波相控阵的CMOS移相器设计实现（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究背景和意义 |
| 1.2 研究历史与现状 |
| 1.2.1 反射型移相器的研究现状 |
| 1.2.2 开关型移相器的研究现状 |
| 1.2.3 延时型移相器的研究现状 |
| 1.2.4 矢量合成型移相器的研究现状 |
| 1.3 研究内容与贡献 |
| 1.4 本论文结构安排 |
| 第二章 移相器基本理论研究 |
| 2.1 序言 |
| 2.2 相控阵架构 |
| 2.3 移相器基本理论 |
| 2.3.1 移相器基本原理 |
| 2.3.2 相控阵天线中的移相器 |
| 2.3.3 移相器设计指标 |
| 2.4 移相器结构类型分析 |
| 2.4.1 无源移相器 |
| 2.4.2 有源移相器 |
| 2.5 本章小结 |
| 第三章 毫米波有源移相器关键模块电路研究 |
| 3.1 序言 |
| 3.2 正交信号发生器研究 |
| 3.2.1 RC-CR网络法 |
| 3.2.2 正交VCO法 |
| 3.2.3 分频器法 |
| 3.2.4 多相网络法 |
| 3.2.5 正交全通滤波器法 |
| 3.2.6 定向耦合器法 |
| 3.3 可变增益放大器研究 |
| 3.3.1 闭环负反馈结构 |
| 3.3.2 模拟乘法器结构 |
| 3.3.3 可变衰减器结构 |
| 3.3.4 可变负载结构 |
| 3.3.5 可变跨导结构 |
| 3.3.6 指数增益结构 |
| 3.4 本章小结 |
| 第四章 毫米波有源移相器设计 |
| 4.1 序言 |
| 4.2 毫米波有源移相器结构分析 |
| 4.3 正交信号发生器设计 |
| 4.3.1 集总元件耦合线正交耦合器 |
| 4.3.2 正交信号发生器电路结构 |
| 4.3.3 正交信号发生器仿真结果 |
| 4.4 可变增益放大器设计 |
| 4.4.1 可变增益放大器电路结构 |
| 4.4.2 移相实现过程 |
| 4.4.3 移相器仿真结果分析 |
| 4.5 本章小结 |
| 第五章 Ka波段低噪声放大器设计 |
| 5.1 序言 |
| 5.2 超宽带高增益LNA电路结构 |
| 5.3 超宽带高增益LNA结构分析 |
| 5.3.1 互补共源结构 |
| 5.3.2 感性负反馈共源结构 |
| 5.3.3 感性负载共源结构 |
| 5.4 超宽带高增益LNA仿真验证 |
| 5.4.1 阻抗匹配 |
| 5.4.2 噪声性能 |
| 5.4.3 增益性能 |
| 5.4.4 线性度 |
| 5.4.5 稳定性 |
| 5.4.6 工艺角仿真 |
| 5.5 本章小结 |
| 第六章 版图设计与联合仿真 |
| 6.1 序言 |
| 6.2 版图设计流程 |
| 6.3 基本元件版图 |
| 6.3.1 焊盘版图 |
| 6.3.2 晶体管版图 |
| 6.3.3 电阻版图 |
| 6.3.4 电容版图 |
| 6.3.5 电感版图 |
| 6.4 单元电路版图 |
| 6.4.1 低噪声放大器版图 |
| 6.4.2 正交信号发生器版图 |
| 6.4.3 可变增益放大器版图 |
| 6.4.4 毫米波有源移相器版图 |
| 6.5 整体电路版图 |
| 6.6 联合仿真 |
| 6.6.1 整体移相效果 |
| 6.6.2 整体增益分析 |
| 6.6.3 整体噪声分析 |
| 6.6.4 整体幅度分析 |
| 6.7 本章小结 |
| 第七章 总结展望 |
| 7.1 全文总结 |
| 7.2 工作展望 |
| 致谢 |
| 参考文献 |
| 附录 |
| 攻读硕士学位期间的研究成果 |
（4）第三代半导体GaN微波功率放大器阻抗匹配的温度特性（论文提纲范文）
| 致谢 |
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.2 国内外研究现状 |
| 1.2.1 国外方面 |
| 1.2.2 国内方面 |
| 1.3 拟解决的问题和预期效果 |
| 第二章 微波功率放大器基本理论基础 |
| 2.1 引言 |
| 2.2 微波功率放大器的种类 |
| 2.2.1 A类功率放大器 |
| 2.2.2 B类功率放大器 |
| 2.2.3 AB类功率放大器 |
| 2.2.4 C类功率放大器 |
| 2.2.5 D类功率放大器 |
| 2.2.6 E类功率放大器 |
| 2.2.7 F类功率放大器 |
| 2.3 双端口网络及散射参数 |
| 2.4 微波功率放大器相关技术指标 |
| 2.4.1 工作带宽 |
| 2.4.2 输出功率 |
| 2.4.3 功率增益及平坦度 |
| 2.4.4 效率 |
| 2.4.5 线性度 |
| 2.4.6 稳定性 |
| 2.4.7 邻信道功率比（ACPR） |
| 2.5 阻抗匹配技术 |
| 2.5.1 阻抗匹配的基本原理 |
| 2.5.2 负载牵引技术 |
| 2.5.3 阻抗匹配的方法 |
| 2.6 本章小结 |
| 第三章 基于柔性衬底打印微带线的研究 |
| 3.1 引言 |
| 3.2 喷墨打印技术 |
| 3.3 打印传输线 |
| 3.3.1 微带线和共面波导 |
| 3.3.2 渐变微带线 |
| 3.4 仿真及结果 |
| 3.4.1 通过TDR模拟不同传输线阻抗 |
| 3.4.2 不同斜率渐变微带线的时域仿真 |
| 3.4.3 不同长度渐变微带线的时域仿真 |
| 3.4.4 S参数仿真 |
| 3.5 本章小结 |
| 第四章 功率放大器阻抗匹配的温度特性 |
| 4.1 引言 |
| 4.2 温度变化影响可靠性 |
| 4.3 功放管的选择和工作状态的确定 |
| 4.3.1 功放管的选择 |
| 4.3.2 直流特性分析 |
| 4.3.3 偏置电路设计和稳定性分析 |
| 4.4 负载牵引仿真和源牵引仿真 |
| 4.4.1 负载牵引仿真 |
| 4.4.2 源载牵引仿真 |
| 4.4.3 仿真结果 |
| 4.5 阻抗匹配电路设计及可调性 |
| 4.5.1 电容电感匹配 |
| 4.5.2 打印微带线匹配 |
| 4.6 功率放大器温度特性简要分析 |
| 4.7 本章小结 |
| 第五章 微波功率放大器的设计 |
| 5.1 引言 |
| 5.2 微波功率放大器设计指标 |
| 5.3 微波功率放大器设计步骤 |
| 5.3.1 静态工作点的确定 |
| 5.3.2 输入/输出阻抗匹配网络的设计 |
| 5.4 原理图仿真 |
| 5.4.1 原理图小信号仿真 |
| 5.4.2 原理图大信号仿真 |
| 5.5 本章小结 |
| 第六章 总结与展望 |
| 6.1 工作总结 |
| 6.2 工作展望 |
| 参考文献 |
| 攻读硕士学位期间的学术活动及成果情况 |
（5）基于InP HBT工艺的高速折叠内插ADC的研究和设计（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究工作的背景与意义 |
| 1.2 国内外研究历史与现状 |
| 1.3 本论文的结构安排 |
| 第二章 模数转换器概述 |
| 2.1 ADC简介 |
| 2.2 ADC性能参数 |
| 2.2.1 ADC的静态性能参数 |
| 2.2.2 ADC的动态性能参数 |
| 2.3 常见ADC的结构 |
| 2.3.1 快闪型(Flash)ADC |
| 2.3.2 两步式ADC |
| 2.3.3 流水线型(Pipeline)ADC |
| 2.3.4 逐次逼近(SAR)ADC |
| 2.3.5 折叠内插(Folding-Interpolating)ADC |
| 2.4 本章小结 |
| 第三章 折叠内插ADC设计理论 |
| 3.1 折叠技术 |
| 3.1.1 单路折叠技术 |
| 3.1.2 多路折叠技术 |
| 3.2 内插技术 |
| 3.3 折叠内插ADC的整体介绍 |
| 3.4 本章小结 |
| 第四章 基于In P HBT工艺的高速折叠内插ADC的设计 |
| 4.1 In P HBT工艺简介 |
| 4.2 折叠内插模块的设计 |
| 4.2.1 参考电压产生电路 |
| 4.2.2 折叠放大器的设计 |
| 4.2.3 内插网络的设计 |
| 4.3 比较器的设计 |
| 4.3.1 基本的比较器电路 |
| 4.3.2 传统的比较器电路 |
| 4.3.3 设计的比较器电路 |
| 4.4 细量化编码电路的设计 |
| 4.4.1 气泡码校正电路 |
| 4.4.2 异或门电路 |
| 4.4.3 三输入或非门电路 |
| 4.4.4 ROM编码电路 |
| 4.5 ADC前仿真结果 |
| 4.6 本章小结 |
| 第五章 电路版图设计和后仿真 |
| 5.1 版图设计考虑 |
| 5.1.1 器件匹配性 |
| 5.1.2 噪声和高频信号串扰 |
| 5.2 电路版图设计 |
| 5.2.1 版图布局 |
| 5.2.2 折叠内插模块版图 |
| 5.2.3 比较器电路版图 |
| 5.2.4 细量化编码电路版图 |
| 5.2.5 完整的ADC版图 |
| 5.3 ADC后仿真结果 |
| 5.4 本章小结 |
| 第六章 总结和展望 |
| 6.1 全文总结 |
| 6.2 后续工作展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
（6）高功率线性化RDSS MMIC功率放大器芯片设计（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究背景和意义 |
| 1.2 射频功率放大器技术研究进展 |
| 1.2.1 射频功率半导体器件技术 |
| 1.2.2 高功率射频功率放大器技术 |
| 1.2.3 高效率射频功率放大器技术 |
| 1.2.4 线性化射频功率放大器技术 |
| 1.2.5 高效率线性化射频功率放大器技术 |
| 1.2.6 射频功率放大器技术发展趋势 |
| 1.3 研究内容 |
| 1.4 本文主要工作和组织结构 |
| 第二章 功率放大器理论基础 |
| 2.1 功率放大器主要性能指标 |
| 2.1.1 输出功率 |
| 2.1.2 功率附加效率 |
| 2.1.3 信号失真性能指标 |
| 2.2 功率放大器类型 |
| 2.2.1 连续型功率放大器 |
| 2.2.2 开关型功率放大器 |
| 2.3 功率放大器线性化技术 |
| 2.4 功率放大器效率提升技术 |
| 2.5 本章小结 |
| 第三章 射频HBT器件及MMIC工艺特性 |
| 3.1 射频HBT器件特性 |
| 3.1.1 射频HBT器件优势 |
| 3.1.2 射频HBT器件的自热效应及电流塌陷现象 |
| 3.2 InGaP/GaAs HBT MMIC工艺特性 |
| 3.2.1 HBT管模型特性 |
| 3.2.2 无源器件主要类型及特性 |
| 3.2.3 主要版图设计规则 |
| 3.3 本章小结 |
| 第四章 5W RDSS功率放大器芯片方案设计 |
| 4.1 5W RDSS功率放大器芯片技术指标 |
| 4.2 5W RDSS功率放大器芯片方案设计 |
| 4.2.1 电路方案设计 |
| 4.2.2 封装方案设计 |
| 4.3 本章小结 |
| 第五章 5W RDSS功率放大器芯片设计与性能仿真 |
| 5.1 MMIC DIE中各级HBT参数选择与特性分析 |
| 5.1.1 各级HBT稳定性分析及改善方法 |
| 5.1.2 各级Ibe偏置电路性能仿真 |
| 5.1.3 各级HBT阻抗提取 |
| 5.1.4 各级HBT最大可用增益 |
| 5.1.5 各级HBT幅度相位特性分析 |
| 5.2 5W RDSS功率放大器芯片LGA封装设计 |
| 5.3 匹配电路设计及性能仿真 |
| 5.3.1 谐波抑制技术 |
| 5.3.2 第一级输入匹配电路仿真结果 |
| 5.4 5W RDSS功率放大器芯片电性能仿真 |
| 5.4.1 5W RDSS功率放大器芯片电路性能仿真 |
| 5.4.2 5W RDSS功率放大器芯片路-场性能仿真 |
| 5.4.3 5W RDSS功率放大器芯片电性能仿真结果分析 |
| 5.4.4 极端温度下,5W RDSS功率放大器芯片路-场性能仿真 |
| 5.4.5 极端温度下,5W RDSS功率放大器芯片路-场性能仿真结果分析 |
| 5.5 5W RDSS功率放大器芯片热特性仿真 |
| 5.6 本章小结 |
| 第六章 有无预失真5W RDSS功放芯片对比及性能总结 |
| 6.1 无预失真的5W RDSS功率放大器芯片设计 |
| 6.1.1 第一级HBT稳定性分析 |
| 6.1.2 第一级HBT阻抗提取及最大可用增益 |
| 6.1.3 第一级HBT幅度相位特性分析 |
| 6.1.4 第一级输入匹配电路仿真结果 |
| 6.2 无预失真的5W RDSS功率放大器芯片电性能仿真 |
| 6.2.1 无预失真的5W RDSS功率放大器芯片电路性能仿真 |
| 6.2.2 无预失真的5W RDSS功率放大器芯片路-场性能仿真 |
| 6.2.3 无预失真的5W RDSS功率放大器芯片电性能仿真结果分析 |
| 6.3 5W RDSS功率放大器芯片总结分析 |
| 6.4 本章小结 |
| 第七章 总结与展望 |
| 7.1 研究工作总结 |
| 7.2 后续展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
（7）Ku波段硅基相控阵收发组件关键技术研究与芯片设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 T/R组件及其子模块电路芯片国内外研究现状 |
| 1.2.1 国外研究现状 |
| 1.2.2 国内研究现状 |
| 1.3 课题研究内容与难点 |
| 1.3.1 研究内容 |
| 1.3.2 研究难点 |
| 1.4 论文的结构安排 |
| 1.5 本章小结 |
| 参考文献 |
| 第2章 幅相控制多功能芯片系统设计 |
| 2.1 有源相控阵收发系统结构分析 |
| 2.1.1 有源相控阵收发系统结构分析 |
| 2.1.2 收发组件芯片结构分析 |
| 2.2 幅相控制多功能芯片系统结构设计 |
| 2.3 本章小结 |
| 参考文献 |
| 第3章 无源器件研究与设计 |
| 3.1 电磁场仿真软件工具介绍 |
| 3.2 ADS路场混合仿真方法与工艺衬底建模 |
| 3.2.1 ADS路场混合仿真方法 |
| 3.2.2 工艺衬底建模 |
| 3.3 电感电磁场仿真方法研究与验证 |
| 3.4 无源巴伦研究与设计 |
| 3.4.1 巴伦主要指标 |
| 3.4.2 无源巴伦分析与设计 |
| 3.4.3 无源巴伦测试结果 |
| 3.5 本章小结 |
| 参考文献 |
| 第4章 Ku波段单刀双掷开关研究与设计 |
| 4.1 开关分类 |
| 4.2 开关主要性能指标 |
| 4.3 常见的单刀双掷开关电路结构 |
| 4.4 Ku波段单刀双掷开关分析与设计 |
| 4.4.1 Ku波段小线性度串并联单刀双掷开关电路设计 |
| 4.4.2 Ku波段小线性度串并联单刀双掷开关电路芯片测试结果 |
| 4.4.3 Ku波段线性度可调串并联单刀双掷开关电路设计 |
| 4.4.4 Ku波段线性度可调串并联单刀双掷开关电路芯片测试结果 |
| 4.5 本章小结 |
| 参考文献 |
| 第5章 Ku波段放大器电路研究与设计 |
| 5.1 放大器电路主要性能指标 |
| 5.2 SiGe HBT器件频率特性和噪声特性分析 |
| 5.2.1 SiGe HBT器件频率特性分析 |
| 5.2.2 SiGe HBT器件噪声特性分析 |
| 5.3 Ku波段SiGe HBT低噪声放大器电路研究与设计 |
| 5.3.1 SiGe HBT低噪声放大器电路分类 |
| 5.3.2 Ku波段SiGe HBT低噪声放大器电路分析与设计 |
| 5.3.3 Ku波段SiGe HBT低噪声放大器芯片测试结果 |
| 5.4 Ku波段功率放大器电路研究与设计 |
| 5.4.1 SiGe HBT功率放大器电路分类 |
| 5.4.2 Ku波段单级功率放大器电路分析与设计 |
| 5.4.3 Ku波段单级功率放大器芯片测试结果 |
| 5.4.4 Ku波段两级高增益功率放大器电路分析与设计 |
| 5.4.5 Ku波段两级高增益功率放大器芯片测试结果 |
| 5.5 本章小结 |
| 参考文献 |
| 第6章 Ku波段数控衰减器电路研究与设计 |
| 6.1 衰减器主要性能指标 |
| 6.2 衰减器电路结构分类 |
| 6.2.1 开关路径衰减器 |
| 6.2.2 分布式衰减器 |
| 6.2.3 开关T/Π型衰减器 |
| 6.2.4 X-型衰减器 |
| 6.3 Ku波段6 位数控衰减器分析与设计 |
| 6.4 Ku波段6 位数控衰减器芯片测试结果 |
| 6.5 本章小结 |
| 参考文献 |
| 第7章 Ku波段数控移相器电路研究与设计 |
| 7.1 移相器主要性能指标 |
| 7.2 移相器电路结构分类 |
| 7.2.1 开关线型移相器 |
| 7.2.2 加载线型移相器 |
| 7.2.3 高通-低通式移相器 |
| 7.2.4 放大器型移相器 |
| 7.3 Ku波段6 位数控移相器分析与设计 |
| 7.3.1 输入巴伦的设计 |
| 7.3.2 两级RC多相滤波器的设计 |
| 7.3.3 正交全通滤波器的设计 |
| 7.3.4 模拟差分加法器的设计 |
| 7.3.5 数模转换电路的设计 |
| 7.3.6 输出缓冲和有源巴伦电路的设计 |
| 7.3.7 插损补偿放大器的设计 |
| 7.3.8 10-18 GHz6 位数控移相器的设计 |
| 7.3.9 6-18 GHz6 位数控移相器的设计 |
| 7.4 Ku波段6 位数控移相器芯片测试结果 |
| 7.4.1 10-18 GHz6 位数控移相器芯片测试结果 |
| 7.4.2 6-18 GHz6 位数控移相器芯片测试结果 |
| 7.5 本章小结 |
| 参考文献 |
| 第8章 Ku波段幅相控制多功能芯片系统集成与测试 |
| 8.1 Ku波段幅相控制多功能芯片系统集成 |
| 8.2 系统集成芯片版图设计考虑 |
| 8.3 Ku波段幅相控制多功能芯片系统测试 |
| 8.3.1 接收链路测试结果 |
| 8.3.2 发射链路测试结果 |
| 8.3.3 Ku波段幅相控制多功能芯片系统测试结果 |
| 8.4 本章小结 |
| 参考文献 |
| 第9章 总结与展望 |
| 9.1 总结 |
| 9.2 展望 |
| 攻读博士学位期间发表论文目录 |
| 攻读博士学位期间申请专利目录 |
| 致谢 |
（8）宽带接收机射频前端模组中关键电路的研究与设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第1章 绪论 |
| 1.1 研究背景 |
| 1.1.1 宽带接收机射频前端模组概述 |
| 1.1.2 体硅CMOS工艺面临的挑战 |
| 1.1.3 SOI CMOS工艺特性 |
| 1.2 国内外研究现状 |
| 1.3 本文的主要工作 |
| 1.4 本文各章安排 |
| 第2章 射频频接收机前端模组电路基本原理 |
| 2.1 射频接收机前端模组关键电路介绍 |
| 2.1.1 低噪声放大器 |
| 2.1.2 射频开关 |
| 2.2 低噪声放大器主要技术指标 |
| 2.2.1 输入匹配 |
| 2.2.2 增益 |
| 2.2.3 噪声系数 |
| 2.2.4 线性度 |
| 2.2.5 稳定性 |
| 2.3 射频开关主要技术指标 |
| 2.3.1 插入损耗 |
| 2.3.2 隔离度 |
| 2.3.3 功率容量 |
| 2.3.4 线性度 |
| 2.4 射频接收机前端模组级联参数分析 |
| 2.4.1 噪声级联分析 |
| 2.4.2 线性度级联分析 |
| 2.5 射频接收机前端模组电路常见结构 |
| 2.5.1 低噪声放大器常见电路结构 |
| 2.5.2 射频开关常见电路结构 |
| 2.6 射频接收机前端模组电路主要优化技术 |
| 2.6.1 低噪声放大器常见优化技术 |
| 2.6.2 射频开关常见优化技术 |
| 2.7 本章小结 |
| 第3章 局部有源反馈宽带低噪声放大器设计 |
| 3.1 引言 |
| 3.2 设计需求与工艺确认 |
| 3.3 整体电路设计 |
| 3.3.1 电流复用cascode结构设计 |
| 3.3.2 局部有源反馈结构设计 |
| 3.3.3 电容交叉耦合正反馈结构设计 |
| 3.3.4 输出Buffer电路设计 |
| 3.4 电路性能分析及优化 |
| 3.4.1 增益分析 |
| 3.4.2 输入匹配分析 |
| 3.4.3 噪声性能分析 |
| 3.4.4 反馈放大管尺寸及偏置电流优化 |
| 3.4.5 主放大管尺寸优化 |
| 3.4.6 稳定性检查 |
| 3.5 电路版图设计 |
| 3.6 芯片测试 |
| 3.7 性能对比 |
| 3.8 本章小结 |
| 第4章 体端自偏置SP4T宽带射频开关设计 |
| 4.1 引言 |
| 4.2 设计需求与工艺确认 |
| 4.3 整体电路设计 |
| 4.4 射频开关核心电路设计 |
| 4.4.1 射频开关基础架构设计 |
| 4.4.2 二极管连接体端自偏置技术 |
| 4.5 射频开关控制器电路设计 |
| 4.5.1 振荡器电路设计 |
| 4.5.2 电荷泵电路设计 |
| 4.5.3 译码器及电平转换器电路设计 |
| 4.6 电路性能分析及优化 |
| 4.6.1 功率容量(线性度)分析 |
| 4.6.2 插入损耗分析 |
| 4.6.3 隔离度分析 |
| 4.6.4 层叠晶体管数目的优化 |
| 4.6.5 串联晶体管尺寸的优化 |
| 4.6.6 偏置方式的比较 |
| 4.7 电路版图设计 |
| 4.8 芯片测试 |
| 4.9 性能对比 |
| 4.10 本章小结 |
| 第5章 总结与展望 |
| 5.1 总结 |
| 5.2 展望 |
| 参考文献 |
| 致谢 |
| 在读期间发表的学术论文与取得的其他研究成果 |
（9）高能效MRAM读写关键电路技术研究及应用（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.2 国内外研究现状 |
| 1.3 本文主要内容与组织结构 |
| 第二章 MRAM器件与异质集成电路综述 |
| 2.1 异质混合集成电路 |
| 2.1.1 MRAM器件-非易失系统 |
| 2.1.2 可靠性问题 |
| 2.2 磁阻存储器中的基本单元 |
| 2.2.1 STT-MTJ工作原理 |
| 2.2.2 VCMA-MTJ工作原理 |
| 2.2.3 SOT-MTJ工作原理 |
| 2.3 MRAM灵敏放大器的研究现状 |
| 2.3.1 传统MRAM灵敏放大器调研 |
| 2.3.2 MRAM灵敏放大器参考方式调研 |
| 2.3.3 常规灵敏放大器总结 |
| 2.3.4 其他存储器灵敏放大器 |
| 2.4 MRAM存内计算研究现状 |
| 2.5 本章小结 |
| 第三章 MRAM灵敏放大器及存内计算电路设计 |
| 3.1 高感知裕度、高速、高稳定性灵敏放大器 |
| 3.1.1 HMSS电路设计 |
| 3.1.2 HMSS原理分析 |
| 3.2 三倍裕度灵敏放大器 |
| 3.2.1 TM-SA电路设计 |
| 3.2.2 TM-SA原理分析 |
| 3.2.3 1Mb 14nm Fin FET工艺MRAM设计 |
| 3.3 电压型灵敏放大器 |
| 3.3.1 基本流水线电压型灵敏放大器 |
| 3.3.2 流水线电压型灵敏放大器设计与优化 |
| 3.4 基于MRAM的存内-布尔逻辑运算 |
| 3.4.1 基于高感知裕度、高速、高稳定性灵敏放大器的存储内置逻辑电路 |
| 3.4.2 基于新型MRAM器件的写入式存内计算 |
| 3.5 本章小结 |
| 第四章 仿真结果与分析 |
| 4.1 高感知裕度、高速、高稳定性灵敏放大器仿真结果 |
| 4.1.1 TSMC28nm工艺下仿真数据 |
| 4.1.2 SMIC28nm工艺下仿真数据 |
| 4.2 三倍裕度灵敏放大器仿真结果 |
| 4.3 流水线电压型灵敏放大器仿真结果 |
| 4.4 MRAM存内计算仿真结果 |
| 4.4.1 基于HMSS灵敏放大器的存内计算仿真结果 |
| 4.4.2 基于新型MRAM器件的写入式存内计算仿真结果 |
| 4.5 本章小结 |
| 第五章 总结与展望 |
| 5.1 总结 |
| 5.2 展望 |
| 致谢 |
| 参考文献 |
| 作者简介 |
（10）应用于RFID标签芯片的LDO稳压供电电路设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景和意义 |
| 1.2 国内外研究现状及分析 |
| 1.3 论文主要工作和创新点 |
| 第二章 LDO电路结构及相关性分析 |
| 2.1 典型LDO电路结构 |
| 2.2 LDO关键性能指标及优化方法 |
| 2.3 LDO电路稳定性分析 |
| 2.3.1 稳定性条件 |
| 2.3.2 稳定性分析 |
| 2.4 LDO电路瞬态性能分析 |
| 2.5 本章小结 |
| 第三章 运算放大器设计 |
| 3.1 运算放大器的结构与性能指标 |
| 3.1.1 运算放大器的结构 |
| 3.1.2 运算放大器的性能指标 |
| 3.2 运算放大器的设计 |
| 3.3 运算放大器的仿真 |
| 第四章 带隙基准电路设计 |
| 4.1 带隙基准电路原理及性能指标 |
| 4.1.1 带隙基准电路原理结构 |
| 4.1.2 带隙基准电路的性能参数 |
| 4.2 带隙基准电路设计 |
| 4.3 带隙基准电路仿真结果 |
| 4.3.1 温度仿真 |
| 4.3.2 输入输出电压仿真 |
| 4.3.3 电源电压抑制比仿真 |
| 第五章 LDO整体电路设计 |
| 5.1 电路设计与分析 |
| 5.2 LDO电路频率补偿 |
| 5.3 功率管设计 |
| 5.4 LDO电路联合仿真 |
| 5.4.1 LDO电路直流仿真 |
| 5.4.2 LDO电路交流仿真 |
| 5.4.3 LDO电路瞬态仿真 |
| 5.5 LDO电路版图设计 |
| 第六章 总结与展望 |
| 参考文献 |
| 致谢 |
| 学术成果 |
四、晶体管放大器输出电阻及其计算（论文参考文献）
- [1]基于STT-MRAM的新型读写电路的设计与研究[D]. 成关壹. 江南大学, 2021(01)
- [2]胶囊内窥镜的无线供能技术研究与芯片设计[D]. 徐江. 桂林电子科技大学, 2021(02)
- [3]面向毫米波相控阵的CMOS移相器设计实现[D]. 刘海峰. 电子科技大学, 2021(01)
- [4]第三代半导体GaN微波功率放大器阻抗匹配的温度特性[D]. 梁振昊. 合肥工业大学, 2021(02)
- [5]基于InP HBT工艺的高速折叠内插ADC的研究和设计[D]. 韦祖迎. 电子科技大学, 2021(01)
- [6]高功率线性化RDSS MMIC功率放大器芯片设计[D]. 焦健雄. 电子科技大学, 2021(01)
- [7]Ku波段硅基相控阵收发组件关键技术研究与芯片设计[D]. 罗磊. 东南大学, 2021(02)
- [8]宽带接收机射频前端模组中关键电路的研究与设计[D]. 张昊. 中国科学技术大学, 2020(01)
- [9]高能效MRAM读写关键电路技术研究及应用[D]. 韩孟林. 东南大学, 2020(01)
- [10]应用于RFID标签芯片的LDO稳压供电电路设计[D]. 鲁纬. 佛山科学技术学院, 2020(02)